URL
https://opencores.org/ocsvn/rf6809/rf6809/trunk
[/] [rf6809/] [trunk/] [rtl/] [cpu/] [rf6809_pkg.sv] - Diff between revs 2 and 21
Go to most recent revision |
Show entire file |
Details |
Blame |
View Log
| Rev 2 |
Rev 21 |
| Line 7... |
Line 7... |
parameter bitsPerByte = $bits(Data);
|
parameter bitsPerByte = $bits(Data);
|
parameter BPB = bitsPerByte;
|
parameter BPB = bitsPerByte;
|
parameter BPBM1 = BPB-1;
|
parameter BPBM1 = BPB-1;
|
parameter BPBX2M1 = BPB*2-1;
|
parameter BPBX2M1 = BPB*2-1;
|
|
|
|
// The following adds support for many 6309 instructions.
|
|
//`define SUPPORT_6309
|
|
|
// The following allows asynchronous reads for icache updating.
|
// The following allows asynchronous reads for icache updating.
|
// It increases the size of the core.
|
// It increases the size of the core.
|
//`define SUPPORT_AREAD 1
|
//`define SUPPORT_AREAD 1
|
|
|
// The following includes an instruction buffer when icache is
|
// The following includes an instruction buffer when icache is
|
| Line 344... |
Line 347... |
`define LBGE 12'h12C
|
`define LBGE 12'h12C
|
`define LBLT 12'h12D
|
`define LBLT 12'h12D
|
`define LBGT 12'h12E
|
`define LBGT 12'h12E
|
`define LBLE 12'h12F
|
`define LBLE 12'h12F
|
|
|
|
`define ADDR 12'h130
|
|
`define ADCR 12'h131
|
|
`define SUBR 12'h132
|
|
`define SBCR 12'h133
|
|
`define ANDR 12'h134
|
|
`define ORR 12'h135
|
|
`define EORR 12'h136
|
|
`define CMPR 12'h137
|
`define SWI2 12'h13F
|
`define SWI2 12'h13F
|
|
`define NEGD 12'h140
|
|
`define COMD 12'h143
|
|
`define LSRD 12'h144
|
|
`define RORD 12'h146
|
|
`define ASRD 12'h147
|
`define ASLD 12'h148
|
`define ASLD 12'h148
|
|
`define ROLD 12'h149
|
|
`define DECD 12'h14A
|
|
`define INCD 12'h14C
|
`define TSTD 12'h14D
|
`define TSTD 12'h14D
|
|
`define CLRD 12'h14F
|
|
`define COMW 12'h153
|
|
`define LSRW 12'h154
|
|
`define RORW 12'h156
|
|
`define ROLW 12'h159
|
|
`define DECW 12'h15A
|
|
`define INCW 12'h15C
|
|
`define TSTW 12'h15D
|
|
`define CLRW 12'h15F
|
|
`define SUBW_IMM 12'h180
|
|
`define CMPW_IMM 12'h181
|
`define SBCD_IMM 12'h182
|
`define SBCD_IMM 12'h182
|
`define CMPD_IMM 12'h183
|
`define CMPD_IMM 12'h183
|
`define ANDD_IMM 12'h184
|
`define ANDD_IMM 12'h184
|
|
`define BITD_IMM 12'h185
|
|
`define LDW_IMM 12'h186
|
|
`define EORD_IMM 12'h188
|
`define ADCD_IMM 12'h189
|
`define ADCD_IMM 12'h189
|
|
`define ORD_IMM 12'h18A
|
|
`define ADDW_IMM 12'h18B
|
`define CMPY_IMM 12'h18C
|
`define CMPY_IMM 12'h18C
|
`define LDY_IMM 12'h18E
|
`define LDY_IMM 12'h18E
|
|
`define SUBW_DP 12'h190
|
|
`define CMPW_DP 12'h191
|
`define SBCD_DP 12'h192
|
`define SBCD_DP 12'h192
|
`define CMPD_DP 12'h193
|
`define CMPD_DP 12'h193
|
`define ANDD_DP 12'h194
|
`define ANDD_DP 12'h194
|
|
`define BITD_DP 12'h195
|
|
`define LDW_DP 12'h196
|
|
`define STW_DP 12'h197
|
|
`define EORD_DP 12'h198
|
`define ADCD_DP 12'h199
|
`define ADCD_DP 12'h199
|
|
`define ORD_DP 12'h19A
|
|
`define ADDW_DP 12'h19B
|
`define CMPY_DP 12'h19C
|
`define CMPY_DP 12'h19C
|
`define LDY_DP 12'h19E
|
`define LDY_DP 12'h19E
|
`define STY_DP 12'h19F
|
`define STY_DP 12'h19F
|
|
`define SUBW_NDX 12'h1A0
|
|
`define CMPW_NDX 12'h1A1
|
`define SBCD_NDX 12'h1A2
|
`define SBCD_NDX 12'h1A2
|
`define CMPD_NDX 12'h1A3
|
`define CMPD_NDX 12'h1A3
|
`define ANDD_NDX 12'h1A4
|
`define ANDD_NDX 12'h1A4
|
|
`define BITD_NDX 12'h1A5
|
|
`define LDW_NDX 12'h1A6
|
|
`define STW_NDX 12'h1A7
|
|
`define EORD_NDX 12'h1A8
|
`define ADCD_NDX 12'h1A9
|
`define ADCD_NDX 12'h1A9
|
|
`define ORD_NDX 12'h1AA
|
|
`define ADDW_NDX 12'h1AB
|
`define CMPY_NDX 12'h1AC
|
`define CMPY_NDX 12'h1AC
|
`define LDY_NDX 12'h1AE
|
`define LDY_NDX 12'h1AE
|
`define STY_NDX 12'h1AF
|
`define STY_NDX 12'h1AF
|
|
`define SUBW_EXT 12'h1B0
|
|
`define CMPW_EXT 12'h1B1
|
`define SBCD_EXT 12'h1B2
|
`define SBCD_EXT 12'h1B2
|
`define CMPD_EXT 12'h1B3
|
`define CMPD_EXT 12'h1B3
|
`define ANDD_EXT 12'h1B4
|
`define ANDD_EXT 12'h1B4
|
|
`define BITD_EXT 12'h1B5
|
|
`define LDW_EXT 12'h1B6
|
|
`define STW_EXT 12'h1B7
|
|
`define EORD_EXT 12'h1B8
|
`define ADCD_EXT 12'h1B9
|
`define ADCD_EXT 12'h1B9
|
|
`define ORD_EXT 12'h1BA
|
|
`define ADDW_EXT 12'h1BB
|
`define CMPY_EXT 12'h1BC
|
`define CMPY_EXT 12'h1BC
|
`define LDY_EXT 12'h1BE
|
`define LDY_EXT 12'h1BE
|
`define STY_EXT 12'h1BF
|
`define STY_EXT 12'h1BF
|
`define LDS_IMM 12'h1CE
|
`define LDS_IMM 12'h1CE
|
`define LDQ_DP 12'h1DC
|
`define LDQ_DP 12'h1DC
|
| Line 389... |
Line 448... |
`define STQ_EXT 12'h1FD
|
`define STQ_EXT 12'h1FD
|
`define LDS_EXT 12'h1FE
|
`define LDS_EXT 12'h1FE
|
`define STS_EXT 12'h1FF
|
`define STS_EXT 12'h1FF
|
`define LDMD 12'h23D
|
`define LDMD 12'h23D
|
`define SWI3 12'h23F
|
`define SWI3 12'h23F
|
|
`define COME 12'h243
|
|
`define DECE 12'h24A
|
|
`define INCE 12'h24C
|
|
`define TSTE 12'h24D
|
|
`define CLRE 12'h24F
|
|
`define COMF 12'h253
|
|
`define DECF 12'h25A
|
|
`define INCF 12'h25C
|
|
`define TSTF 12'h25D
|
|
`define CLRF 12'h25F
|
|
`define SUBE_IMM 12'h280
|
`define CMPU_IMM 12'h283
|
`define CMPU_IMM 12'h283
|
|
`define LDE_IMM 12'h286
|
|
`define ADDE_IMM 12'h28B
|
|
`define DIVD_IMM 12'h28D
|
|
`define SUBE_DP 12'h290
|
|
`define LDE_DP 12'h296
|
|
`define ADDE_DP 12'h29B
|
|
`define DIVD_DP 12'h29D
|
|
`define SUBE_NDX 12'h2A0
|
|
`define LDE_NDX 12'h2A6
|
|
`define ADDE_NDX 12'h2AB
|
|
`define DIVD_NDX 12'h2AD
|
|
`define SUBE_EXT 12'h2B0
|
|
`define LDE_EXT 12'h2B6
|
|
`define ADDE_EXT 12'h2BB
|
|
`define DIVD_EXT 12'h2BD
|
|
`define SUBF_IMM 12'h2C0
|
|
`define LDF_IMM 12'h2C6
|
|
`define ADDF_IMM 12'h2CB
|
|
`define SUBF_DP 12'h2D0
|
|
`define LDF_DP 12'h2D6
|
|
`define ADDF_DP 12'h2DB
|
|
`define SUBF_NDX 12'h2E0
|
|
`define LDF_NDX 12'h2E6
|
|
`define ADDF_NDX 12'h2EB
|
|
`define SUBF_EXT 12'h2F0
|
|
`define LDF_EXT 12'h2F6
|
|
`define ADDF_EXT 12'h2FB
|
|
`define CMPE_IMM 12'h281
|
|
`define CMPE_DP 12'h291
|
|
`define STE_DP 12'h297
|
|
`define STE_NDX 12'h2A7
|
|
`define STE_EXT 12'h2B7
|
|
`define STF_DP 12'h2D7
|
|
`define STF_NDX 12'h2E7
|
|
`define STF_EXT 12'h2F7
|
|
`define CMPE_NDX 12'h2A1
|
|
`define CMPE_EXT 12'h2B1
|
|
`define CMPF_IMM 12'h2C1
|
|
`define CMPF_DP 12'h2D1
|
|
`define CMPF_NDX 12'h2E1
|
|
`define CMPF_EXT 12'h2F1
|
`define CMPS_IMM 12'h28C
|
`define CMPS_IMM 12'h28C
|
`define CMPU_DP 12'h293
|
`define CMPU_DP 12'h293
|
`define CMPS_DP 12'h29C
|
`define CMPS_DP 12'h29C
|
`define CMPU_NDX 12'h2A3
|
`define CMPU_NDX 12'h2A3
|
`define CMPS_NDX 12'h2AC
|
`define CMPS_NDX 12'h2AC
|
| Line 433... |
Line 544... |
`define LW_Y2316 6'd27
|
`define LW_Y2316 6'd27
|
`define LW_USP3124 6'd28
|
`define LW_USP3124 6'd28
|
`define LW_USP2316 6'd29
|
`define LW_USP2316 6'd29
|
`define LW_SSP3124 6'd30
|
`define LW_SSP3124 6'd30
|
`define LW_SSP2316 6'd31
|
`define LW_SSP2316 6'd31
|
|
`define LW_ACCE 6'd32
|
|
`define LW_ACCF 6'd33
|
`define LW_NOTHING 6'd63
|
`define LW_NOTHING 6'd63
|
|
|
`define SW_ACCDH 6'd0
|
`define SW_ACCDH 6'd0
|
`define SW_ACCDL 6'd1
|
`define SW_ACCDL 6'd1
|
`define SW_ACCA 6'd2
|
`define SW_ACCA 6'd2
|
| Line 477... |
Line 590... |
`define SW_ACCA70 6'd37
|
`define SW_ACCA70 6'd37
|
`define SW_ACCB3124 6'd38
|
`define SW_ACCB3124 6'd38
|
`define SW_ACCB2316 6'd39
|
`define SW_ACCB2316 6'd39
|
`define SW_ACCB158 6'd40
|
`define SW_ACCB158 6'd40
|
`define SW_ACCB70 6'd41
|
`define SW_ACCB70 6'd41
|
|
`define SW_ACCE 6'd42
|
|
`define SW_ACCF 6'd43
|
|
`define SW_ACCWH 6'd44
|
|
`define SW_ACCWL 6'd45
|
`define SW_NOTHING 6'd63
|
`define SW_NOTHING 6'd63
|
|
|
endpackage
|
endpackage
|
© copyright 1999-2024
OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.