| Line 1... |
Line 1... |
Fitter report for l80soc
|
Fitter report for l80soc
|
Sat Mar 03 19:54:03 2012
|
Sun Apr 29 15:06:09 2012
|
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
|
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition
|
|
|
|
|
---------------------
|
---------------------
|
; Table of Contents ;
|
; Table of Contents ;
|
---------------------
|
---------------------
|
| Line 13... |
Line 13... |
5. Incremental Compilation Preservation Summary
|
5. Incremental Compilation Preservation Summary
|
6. Incremental Compilation Partition Settings
|
6. Incremental Compilation Partition Settings
|
7. Incremental Compilation Placement Preservation
|
7. Incremental Compilation Placement Preservation
|
8. Pin-Out File
|
8. Pin-Out File
|
9. Fitter Resource Usage Summary
|
9. Fitter Resource Usage Summary
|
10. Input Pins
|
10. Fitter Partition Statistics
|
11. Output Pins
|
11. Input Pins
|
12. Bidir Pins
|
12. Output Pins
|
13. I/O Bank Usage
|
13. Bidir Pins
|
14. All Package Pins
|
14. I/O Bank Usage
|
15. Output Pin Default Load For Reported TCO
|
15. All Package Pins
|
16. Fitter Resource Utilization by Entity
|
16. Output Pin Default Load For Reported TCO
|
17. Delay Chain Summary
|
17. Fitter Resource Utilization by Entity
|
18. Pad To Core Delay Chain Fanout
|
18. Delay Chain Summary
|
19. Control Signals
|
19. Pad To Core Delay Chain Fanout
|
20. Global & Other Fast Signals
|
20. Control Signals
|
21. Non-Global High Fan-Out Signals
|
21. Global & Other Fast Signals
|
22. Fitter RAM Summary
|
22. Non-Global High Fan-Out Signals
|
23. Interconnect Usage Summary
|
23. Fitter RAM Summary
|
24. LAB Logic Elements
|
24. Interconnect Usage Summary
|
25. LAB-wide Signals
|
25. LAB Logic Elements
|
26. LAB Signals Sourced
|
26. LAB-wide Signals
|
27. LAB Signals Sourced Out
|
27. LAB Signals Sourced
|
28. LAB Distinct Inputs
|
28. LAB Signals Sourced Out
|
29. Fitter Device Options
|
29. LAB Distinct Inputs
|
30. Operating Settings and Conditions
|
30. Fitter Device Options
|
31. Estimated Delay Added for Hold Timing
|
31. Operating Settings and Conditions
|
32. Fitter Messages
|
32. Fitter Messages
|
|
|
|
|
|
|
----------------
|
----------------
|
; Legal Notice ;
|
; Legal Notice ;
|
----------------
|
----------------
|
Copyright (C) 1991-2010 Altera Corporation
|
Copyright (C) 1991-2011 Altera Corporation
|
Your use of Altera Corporation's design tools, logic functions
|
Your use of Altera Corporation's design tools, logic functions
|
and other software and tools, and its AMPP partner logic
|
and other software and tools, and its AMPP partner logic
|
functions, and any output files from any of the foregoing
|
functions, and any output files from any of the foregoing
|
(including device programming or simulation files), and any
|
(including device programming or simulation files), and any
|
associated documentation or information are expressly subject
|
associated documentation or information are expressly subject
|
| Line 58... |
Line 58... |
Altera or its authorized distributors. Please refer to the
|
Altera or its authorized distributors. Please refer to the
|
applicable agreement for further details.
|
applicable agreement for further details.
|
|
|
|
|
|
|
+-----------------------------------------------------------------------------------+
|
+-------------------------------------------------------------------------------+
|
; Fitter Summary ;
|
; Fitter Summary ;
|
+------------------------------------+----------------------------------------------+
|
+------------------------------------+------------------------------------------+
|
; Fitter Status ; Successful - Sat Mar 03 19:54:03 2012 ;
|
; Fitter Status ; Successful - Sun Apr 29 15:06:08 2012 ;
|
; Quartus II Version ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
|
; Quartus II 32-bit Version ; 11.1 Build 173 11/01/2011 SJ Web Edition ;
|
; Revision Name ; l80soc ;
|
; Revision Name ; l80soc ;
|
; Top-level Entity Name ; l80soc ;
|
; Top-level Entity Name ; l80soc ;
|
; Family ; Cyclone II ;
|
; Family ; Cyclone II ;
|
; Device ; EP2C8Q208C8 ;
|
; Device ; EP2C8Q208C8 ;
|
; Timing Models ; Final ;
|
; Timing Models ; Final ;
|
; Total logic elements ; 646 / 8,256 ( 8 % ) ;
|
; Total logic elements ; 631 / 8,256 ( 8 % ) ;
|
; Total combinational functions ; 496 / 8,256 ( 6 % ) ;
|
; Total combinational functions ; 499 / 8,256 ( 6 % ) ;
|
; Dedicated logic registers ; 361 / 8,256 ( 4 % ) ;
|
; Dedicated logic registers ; 361 / 8,256 ( 4 % ) ;
|
; Total registers ; 361 ;
|
; Total registers ; 361 ;
|
; Total pins ; 24 / 138 ( 17 % ) ;
|
; Total pins ; 24 / 138 ( 17 % ) ;
|
; Total virtual pins ; 0 ;
|
; Total virtual pins ; 0 ;
|
; Total memory bits ; 47,616 / 165,888 ( 29 % ) ;
|
; Total memory bits ; 47,616 / 165,888 ( 29 % ) ;
|
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ;
|
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ;
|
; Total PLLs ; 0 / 2 ( 0 % ) ;
|
; Total PLLs ; 0 / 2 ( 0 % ) ;
|
+------------------------------------+----------------------------------------------+
|
+------------------------------------+------------------------------------------+
|
|
|
|
|
+----------------------------------------------------------------------------------------------------------------------------------------------+
|
+----------------------------------------------------------------------------------------------------------------------------------------------+
|
; Fitter Settings ;
|
; Fitter Settings ;
|
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
|
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
|
| Line 92... |
Line 92... |
; Maximum Core Junction Temperature ; 85 ; ;
|
; Maximum Core Junction Temperature ; 85 ; ;
|
; Fit Attempts to Skip ; 0 ; 0.0 ;
|
; Fit Attempts to Skip ; 0 ; 0.0 ;
|
; Use smart compilation ; Off ; Off ;
|
; Use smart compilation ; Off ; Off ;
|
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On ; On ;
|
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On ; On ;
|
; Enable compact report table ; Off ; Off ;
|
; Enable compact report table ; Off ; Off ;
|
; Use TimeQuest Timing Analyzer ; Off ; Off ;
|
; Auto Merge PLLs ; On ; On ;
|
|
; Ignore PLL Mode When Merging PLLs ; Off ; Off ;
|
; Router Timing Optimization Level ; Normal ; Normal ;
|
; Router Timing Optimization Level ; Normal ; Normal ;
|
; Placement Effort Multiplier ; 1.0 ; 1.0 ;
|
; Placement Effort Multiplier ; 1.0 ; 1.0 ;
|
; Router Effort Multiplier ; 1.0 ; 1.0 ;
|
; Router Effort Multiplier ; 1.0 ; 1.0 ;
|
; Always Enable Input Buffers ; Off ; Off ;
|
; Always Enable Input Buffers ; Off ; Off ;
|
; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
|
; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
|
; Optimize Multi-Corner Timing ; Off ; Off ;
|
; Optimize Multi-Corner Timing ; Off ; Off ;
|
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
|
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
|
; Optimize Timing ; Normal compilation ; Normal compilation ;
|
; Optimize Timing ; Normal compilation ; Normal compilation ;
|
; Optimize Timing for ECOs ; Off ; Off ;
|
; Optimize Timing for ECOs ; Off ; Off ;
|
; Regenerate full fit report during ECO compiles ; Off ; Off ;
|
; Regenerate full fit report during ECO compiles ; Off ; Off ;
|
; Optimize IOC Register Placement for Timing ; On ; On ;
|
; Optimize IOC Register Placement for Timing ; Normal ; Normal ;
|
; Limit to One Fitting Attempt ; Off ; Off ;
|
; Limit to One Fitting Attempt ; Off ; Off ;
|
; Final Placement Optimizations ; Automatically ; Automatically ;
|
; Final Placement Optimizations ; Automatically ; Automatically ;
|
; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
|
; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
|
; Fitter Initial Placement Seed ; 1 ; 1 ;
|
; Fitter Initial Placement Seed ; 1 ; 1 ;
|
; PCI I/O ; Off ; Off ;
|
; PCI I/O ; Off ; Off ;
|
; Weak Pull-Up Resistor ; Off ; Off ;
|
; Weak Pull-Up Resistor ; Off ; Off ;
|
; Enable Bus-Hold Circuitry ; Off ; Off ;
|
; Enable Bus-Hold Circuitry ; Off ; Off ;
|
; Auto Global Memory Control Signals ; Off ; Off ;
|
; Auto Global Memory Control Signals ; Off ; Off ;
|
; Auto Packed Registers ; Auto ; Auto ;
|
; Auto Packed Registers ; Auto ; Auto ;
|
; Auto Delay Chains ; On ; On ;
|
; Auto Delay Chains ; On ; On ;
|
; Auto Merge PLLs ; On ; On ;
|
|
; Ignore PLL Mode When Merging PLLs ; Off ; Off ;
|
|
; Perform Physical Synthesis for Combinational Logic for Fitting ; Off ; Off ;
|
; Perform Physical Synthesis for Combinational Logic for Fitting ; Off ; Off ;
|
; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
|
; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
|
; Perform Register Duplication for Performance ; Off ; Off ;
|
; Perform Register Duplication for Performance ; Off ; Off ;
|
; Perform Logic to Memory Mapping for Fitting ; Off ; Off ;
|
; Perform Logic to Memory Mapping for Fitting ; Off ; Off ;
|
; Perform Register Retiming for Performance ; Off ; Off ;
|
; Perform Register Retiming for Performance ; Off ; Off ;
|
; Perform Asynchronous Signal Pipelining ; Off ; Off ;
|
; Perform Asynchronous Signal Pipelining ; Off ; Off ;
|
; Fitter Effort ; Auto Fit ; Auto Fit ;
|
; Fitter Effort ; Auto Fit ; Auto Fit ;
|
; Physical Synthesis Effort Level ; Normal ; Normal ;
|
; Physical Synthesis Effort Level ; Normal ; Normal ;
|
; Auto Global Clock ; On ; On ;
|
; Auto Global Clock ; On ; On ;
|
; Auto Global Register Control Signals ; On ; On ;
|
; Auto Global Register Control Signals ; On ; On ;
|
; Stop After Congestion Map Generation ; Off ; Off ;
|
|
; Save Intermediate Fitting Results ; Off ; Off ;
|
|
; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
|
; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
|
; Use Best Effort Settings for Compilation ; Off ; Off ;
|
|
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
|
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
|
|
|
|
|
Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
|
Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
|
+-------------------------------------+
|
+-------------------------------------+
|
| Line 146... |
Line 142... |
+----------------------------+--------+
|
+----------------------------+--------+
|
|
|
|
|
+----------------------------------------------+
|
+----------------------------------------------+
|
; Incremental Compilation Preservation Summary ;
|
; Incremental Compilation Preservation Summary ;
|
+-------------------------+--------------------+
|
+---------------------+------------------------+
|
; Type ; Value ;
|
; Type ; Value ;
|
+-------------------------+--------------------+
|
+---------------------+------------------------+
|
; Placement ; ;
|
; Placement (by node) ; ;
|
; -- Requested ; 0 / 924 ( 0.00 % ) ;
|
; -- Requested ; 0 / 927 ( 0.00 % ) ;
|
; -- Achieved ; 0 / 924 ( 0.00 % ) ;
|
; -- Achieved ; 0 / 927 ( 0.00 % ) ;
|
; ; ;
|
; ; ;
|
; Routing (by Connection) ; ;
|
; Routing (by net) ; ;
|
; -- Requested ; 0 / 0 ( 0.00 % ) ;
|
; -- Requested ; 0 / 0 ( 0.00 % ) ;
|
; -- Achieved ; 0 / 0 ( 0.00 % ) ;
|
; -- Achieved ; 0 / 0 ( 0.00 % ) ;
|
+-------------------------+--------------------+
|
+---------------------+------------------------+
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------+
|
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; Incremental Compilation Partition Settings ;
|
; Incremental Compilation Partition Settings ;
|
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
|
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
|
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
|
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
|
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
|
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
|
; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;
|
; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;
|
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
|
; hard_block:auto_generated_inst ; Auto-generated ; Source File ; N/A ; Source File ; N/A ; hard_block:auto_generated_inst ;
|
|
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
|
|
|
|
|
+--------------------------------------------------------------------------------------------+
|
+------------------------------------------------------------------------------------------------------------+
|
; Incremental Compilation Placement Preservation ;
|
; Incremental Compilation Placement Preservation ;
|
+----------------+---------+-------------------+-------------------------+-------------------+
|
+--------------------------------+---------+-------------------+-------------------------+-------------------+
|
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
|
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
|
+----------------+---------+-------------------+-------------------------+-------------------+
|
+--------------------------------+---------+-------------------+-------------------------+-------------------+
|
; Top ; 924 ; 0 ; N/A ; Source File ;
|
; Top ; 924 ; 0 ; N/A ; Source File ;
|
+----------------+---------+-------------------+-------------------------+-------------------+
|
; hard_block:auto_generated_inst ; 3 ; 0 ; N/A ; Source File ;
|
|
+--------------------------------+---------+-------------------+-------------------------+-------------------+
|
|
|
|
|
+--------------+
|
+--------------+
|
; Pin-Out File ;
|
; Pin-Out File ;
|
+--------------+
|
+--------------+
|
| Line 188... |
Line 186... |
+-------------------------------------------------------------------------+
|
+-------------------------------------------------------------------------+
|
; Fitter Resource Usage Summary ;
|
; Fitter Resource Usage Summary ;
|
+---------------------------------------------+---------------------------+
|
+---------------------------------------------+---------------------------+
|
; Resource ; Usage ;
|
; Resource ; Usage ;
|
+---------------------------------------------+---------------------------+
|
+---------------------------------------------+---------------------------+
|
; Total logic elements ; 646 / 8,256 ( 8 % ) ;
|
; Total logic elements ; 631 / 8,256 ( 8 % ) ;
|
; -- Combinational with no register ; 285 ;
|
; -- Combinational with no register ; 270 ;
|
; -- Register only ; 150 ;
|
; -- Register only ; 132 ;
|
; -- Combinational with a register ; 211 ;
|
; -- Combinational with a register ; 229 ;
|
; ; ;
|
; ; ;
|
; Logic element usage by number of LUT inputs ; ;
|
; Logic element usage by number of LUT inputs ; ;
|
; -- 4 input functions ; 325 ;
|
; -- 4 input functions ; 331 ;
|
; -- 3 input functions ; 72 ;
|
; -- 3 input functions ; 73 ;
|
; -- <=2 input functions ; 99 ;
|
; -- <=2 input functions ; 95 ;
|
; -- Register only ; 150 ;
|
; -- Register only ; 132 ;
|
; ; ;
|
; ; ;
|
; Logic elements by mode ; ;
|
; Logic elements by mode ; ;
|
; -- normal mode ; 450 ;
|
; -- normal mode ; 453 ;
|
; -- arithmetic mode ; 46 ;
|
; -- arithmetic mode ; 46 ;
|
; ; ;
|
; ; ;
|
; Total registers* ; 361 / 8,646 ( 4 % ) ;
|
; Total registers* ; 361 / 8,646 ( 4 % ) ;
|
; -- Dedicated logic registers ; 361 / 8,256 ( 4 % ) ;
|
; -- Dedicated logic registers ; 361 / 8,256 ( 4 % ) ;
|
; -- I/O registers ; 0 / 390 ( 0 % ) ;
|
; -- I/O registers ; 0 / 390 ( 0 % ) ;
|
; ; ;
|
; ; ;
|
; Total LABs: partially or completely used ; 53 / 516 ( 10 % ) ;
|
; Total LABs: partially or completely used ; 51 / 516 ( 10 % ) ;
|
; User inserted logic elements ; 0 ;
|
; User inserted logic elements ; 0 ;
|
; Virtual pins ; 0 ;
|
; Virtual pins ; 0 ;
|
; I/O pins ; 24 / 138 ( 17 % ) ;
|
; I/O pins ; 24 / 138 ( 17 % ) ;
|
; -- Clock pins ; 2 / 4 ( 50 % ) ;
|
; -- Clock pins ; 2 / 4 ( 50 % ) ;
|
; Global signals ; 2 ;
|
; Global signals ; 2 ;
|
| Line 222... |
Line 220... |
; PLLs ; 0 / 2 ( 0 % ) ;
|
; PLLs ; 0 / 2 ( 0 % ) ;
|
; Global clocks ; 2 / 8 ( 25 % ) ;
|
; Global clocks ; 2 / 8 ( 25 % ) ;
|
; JTAGs ; 0 / 1 ( 0 % ) ;
|
; JTAGs ; 0 / 1 ( 0 % ) ;
|
; ASMI blocks ; 0 / 1 ( 0 % ) ;
|
; ASMI blocks ; 0 / 1 ( 0 % ) ;
|
; CRC blocks ; 0 / 1 ( 0 % ) ;
|
; CRC blocks ; 0 / 1 ( 0 % ) ;
|
; Average interconnect usage (total/H/V) ; 2% / 3% / 2% ;
|
; Average interconnect usage (total/H/V) ; 2% / 2% / 3% ;
|
; Peak interconnect usage (total/H/V) ; 8% / 8% / 7% ;
|
; Peak interconnect usage (total/H/V) ; 8% / 6% / 11% ;
|
; Maximum fan-out node ; clock~clkctrl ;
|
; Maximum fan-out node ; clock~clkctrl ;
|
; Maximum fan-out ; 373 ;
|
; Maximum fan-out ; 373 ;
|
; Highest non-global fan-out signal ; reset ;
|
; Highest non-global fan-out signal ; reset ;
|
; Highest non-global fan-out ; 54 ;
|
; Highest non-global fan-out ; 54 ;
|
; Total fan-out ; 3136 ;
|
; Total fan-out ; 3157 ;
|
; Average fan-out ; 3.18 ;
|
; Average fan-out ; 3.19 ;
|
+---------------------------------------------+---------------------------+
|
+---------------------------------------------+---------------------------+
|
* Register count does not include registers inside RAM blocks or DSP blocks.
|
* Register count does not include registers inside RAM blocks or DSP blocks.
|
|
|
|
|
|
|
|
+---------------------------------------------------------------------------------------------------+
|
|
; Fitter Partition Statistics ;
|
|
+---------------------------------------------+--------------------+--------------------------------+
|
|
; Statistic ; Top ; hard_block:auto_generated_inst ;
|
|
+---------------------------------------------+--------------------+--------------------------------+
|
|
; Difficulty Clustering Region ; Low ; Low ;
|
|
; ; ; ;
|
|
; Total logic elements ; 631 / 8256 ( 7 % ) ; 0 / 8256 ( 0 % ) ;
|
|
; -- Combinational with no register ; 270 ; 0 ;
|
|
; -- Register only ; 132 ; 0 ;
|
|
; -- Combinational with a register ; 229 ; 0 ;
|
|
; ; ; ;
|
|
; Logic element usage by number of LUT inputs ; ; ;
|
|
; -- 4 input functions ; 331 ; 0 ;
|
|
; -- 3 input functions ; 73 ; 0 ;
|
|
; -- <=2 input functions ; 95 ; 0 ;
|
|
; -- Register only ; 132 ; 0 ;
|
|
; ; ; ;
|
|
; Logic elements by mode ; ; ;
|
|
; -- normal mode ; 453 ; 0 ;
|
|
; -- arithmetic mode ; 46 ; 0 ;
|
|
; ; ; ;
|
|
; Total registers ; 361 ; 0 ;
|
|
; -- Dedicated logic registers ; 361 / 8256 ( 4 % ) ; 0 / 8256 ( 0 % ) ;
|
|
; -- I/O registers ; 0 ; 0 ;
|
|
; ; ; ;
|
|
; Total LABs: partially or completely used ; 51 / 516 ( 9 % ) ; 0 / 516 ( 0 % ) ;
|
|
; ; ; ;
|
|
; Virtual pins ; 0 ; 0 ;
|
|
; I/O pins ; 24 ; 0 ;
|
|
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ; 0 / 36 ( 0 % ) ;
|
|
; Total memory bits ; 47616 ; 0 ;
|
|
; Total RAM block bits ; 55296 ; 0 ;
|
|
; M4K ; 12 / 36 ( 33 % ) ; 0 / 36 ( 0 % ) ;
|
|
; Clock control block ; 2 / 10 ( 20 % ) ; 0 / 10 ( 0 % ) ;
|
|
; ; ; ;
|
|
; Connections ; ; ;
|
|
; -- Input Connections ; 0 ; 0 ;
|
|
; -- Registered Input Connections ; 0 ; 0 ;
|
|
; -- Output Connections ; 0 ; 0 ;
|
|
; -- Registered Output Connections ; 0 ; 0 ;
|
|
; ; ; ;
|
|
; Internal Connections ; ; ;
|
|
; -- Total Connections ; 3196 ; 0 ;
|
|
; -- Registered Connections ; 978 ; 0 ;
|
|
; ; ; ;
|
|
; External Connections ; ; ;
|
|
; -- Top ; 0 ; 0 ;
|
|
; -- hard_block:auto_generated_inst ; 0 ; 0 ;
|
|
; ; ; ;
|
|
; Partition Interface ; ; ;
|
|
; -- Input Ports ; 7 ; 0 ;
|
|
; -- Output Ports ; 1 ; 0 ;
|
|
; -- Bidir Ports ; 16 ; 0 ;
|
|
; ; ; ;
|
|
; Registered Ports ; ; ;
|
|
; -- Registered Input Ports ; 0 ; 0 ;
|
|
; -- Registered Output Ports ; 0 ; 0 ;
|
|
; ; ; ;
|
|
; Port Connectivity ; ; ;
|
|
; -- Input Ports driven by GND ; 0 ; 0 ;
|
|
; -- Output Ports driven by GND ; 0 ; 0 ;
|
|
; -- Input Ports driven by VCC ; 0 ; 0 ;
|
|
; -- Output Ports driven by VCC ; 0 ; 0 ;
|
|
; -- Input Ports with no Source ; 0 ; 0 ;
|
|
; -- Output Ports with no Source ; 0 ; 0 ;
|
|
; -- Input Ports with no Fanout ; 0 ; 0 ;
|
|
; -- Output Ports with no Fanout ; 0 ; 0 ;
|
|
+---------------------------------------------+--------------------+--------------------------------+
|
|
|
|
|
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; Input Pins ;
|
; Input Pins ;
|
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
|
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
|
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
|
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
|
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
|
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
|
; clock ; 23 ; 1 ; 0 ; 9 ; 0 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; clock ; 23 ; 1 ; 0 ; 9 ; 0 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[0] ; 14 ; 1 ; 0 ; 14 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[0] ; 176 ; 2 ; 23 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[1] ; 27 ; 1 ; 0 ; 9 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[1] ; 27 ; 1 ; 0 ; 9 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[2] ; 145 ; 3 ; 34 ; 14 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[2] ; 127 ; 3 ; 34 ; 9 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[3] ; 28 ; 1 ; 0 ; 9 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; extint[3] ; 28 ; 1 ; 0 ; 9 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; reset ; 24 ; 1 ; 0 ; 9 ; 1 ; 55 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; reset ; 24 ; 1 ; 0 ; 9 ; 1 ; 55 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; rxd ; 74 ; 4 ; 16 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
; rxd ; 94 ; 4 ; 28 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
|
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
|
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; Output Pins ;
|
; Output Pins ;
|
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
|
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
|
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
; txd ; 192 ; 2 ; 9 ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; - ; - ;
|
; txd ; 99 ; 4 ; 30 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; - ; - ;
|
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
|
|
|
|
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; Bidir Pins ;
|
; Bidir Pins ;
|
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
|
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
|
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
; p1dio[0] ; 189 ; 2 ; 12 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[0] ; - ;
|
; p1dio[0] ; 77 ; 4 ; 18 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[0] ; - ;
|
; p1dio[1] ; 187 ; 2 ; 14 ; 19 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[1] ; - ;
|
; p1dio[1] ; 90 ; 4 ; 28 ; 0 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[1] ; - ;
|
; p1dio[2] ; 149 ; 3 ; 34 ; 16 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[2] ; - ;
|
; p1dio[2] ; 118 ; 3 ; 34 ; 7 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[2] ; - ;
|
; p1dio[3] ; 75 ; 4 ; 16 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[3] ; - ;
|
; p1dio[3] ; 81 ; 4 ; 23 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[3] ; - ;
|
; p1dio[4] ; 171 ; 2 ; 28 ; 19 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[4] ; - ;
|
; p1dio[4] ; 76 ; 4 ; 18 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[4] ; - ;
|
; p1dio[5] ; 182 ; 2 ; 18 ; 19 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[5] ; - ;
|
; p1dio[5] ; 80 ; 4 ; 23 ; 0 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[5] ; - ;
|
; p1dio[6] ; 150 ; 3 ; 34 ; 16 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[6] ; - ;
|
; p1dio[6] ; 89 ; 4 ; 28 ; 0 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[6] ; - ;
|
; p1dio[7] ; 180 ; 2 ; 18 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[7] ; - ;
|
; p1dio[7] ; 92 ; 4 ; 28 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p1dir[7] ; - ;
|
; p2dio[0] ; 191 ; 2 ; 12 ; 19 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[0] ; - ;
|
; p2dio[0] ; 82 ; 4 ; 23 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[0] ; - ;
|
; p2dio[1] ; 188 ; 2 ; 12 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[1] ; - ;
|
; p2dio[1] ; 87 ; 4 ; 25 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[1] ; - ;
|
; p2dio[2] ; 176 ; 2 ; 23 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[2] ; - ;
|
; p2dio[2] ; 128 ; 3 ; 34 ; 9 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[2] ; - ;
|
; p2dio[3] ; 185 ; 2 ; 14 ; 19 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[3] ; - ;
|
; p2dio[3] ; 116 ; 3 ; 34 ; 5 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[3] ; - ;
|
; p2dio[4] ; 173 ; 2 ; 25 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[4] ; - ;
|
; p2dio[4] ; 88 ; 4 ; 25 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[4] ; - ;
|
; p2dio[5] ; 179 ; 2 ; 18 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[5] ; - ;
|
; p2dio[5] ; 173 ; 2 ; 25 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[5] ; - ;
|
; p2dio[6] ; 181 ; 2 ; 18 ; 19 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[6] ; - ;
|
; p2dio[6] ; 84 ; 4 ; 25 ; 0 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[6] ; - ;
|
; p2dio[7] ; 175 ; 2 ; 23 ; 19 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[7] ; - ;
|
; p2dio[7] ; 86 ; 4 ; 25 ; 0 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; p2dir[7] ; - ;
|
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
|
|
|
|
|
+------------------------------------------------------------+
|
+------------------------------------------------------------+
|
; I/O Bank Usage ;
|
; I/O Bank Usage ;
|
+----------+------------------+---------------+--------------+
|
+----------+------------------+---------------+--------------+
|
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
|
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
|
+----------+------------------+---------------+--------------+
|
+----------+------------------+---------------+--------------+
|
; 1 ; 7 / 32 ( 22 % ) ; 3.3V ; -- ;
|
; 1 ; 6 / 32 ( 19 % ) ; 3.3V ; -- ;
|
; 2 ; 14 / 35 ( 40 % ) ; 3.3V ; -- ;
|
; 2 ; 2 / 35 ( 6 % ) ; 3.3V ; -- ;
|
; 3 ; 4 / 35 ( 11 % ) ; 3.3V ; -- ;
|
; 3 ; 5 / 35 ( 14 % ) ; 3.3V ; -- ;
|
; 4 ; 2 / 36 ( 6 % ) ; 3.3V ; -- ;
|
; 4 ; 14 / 36 ( 39 % ) ; 3.3V ; -- ;
|
+----------+------------------+---------------+--------------+
|
+----------+------------------+---------------+--------------+
|
|
|
|
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; All Package Pins ;
|
; All Package Pins ;
|
| Line 313... |
Line 382... |
; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 10 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 10 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 14 ; 18 ; 1 ; extint[0] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 14 ; 18 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 15 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 15 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 16 ; 20 ; 1 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
|
; 16 ; 20 ; 1 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
|
; 17 ; 21 ; 1 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
|
; 17 ; 21 ; 1 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
|
; 18 ; 22 ; 1 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
|
; 18 ; 22 ; 1 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
|
; 19 ; 23 ; 1 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
|
; 19 ; 23 ; 1 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
|
| Line 373... |
Line 442... |
; 69 ; 71 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 69 ; 71 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 70 ; 74 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 70 ; 74 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 71 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 71 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 72 ; 75 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 72 ; 75 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 73 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 73 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 74 ; 76 ; 4 ; rxd ; input ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 74 ; 76 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 75 ; 77 ; 4 ; p1dio[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 75 ; 77 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 76 ; 78 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 76 ; 78 ; 4 ; p1dio[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 77 ; 79 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 77 ; 79 ; 4 ; p1dio[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 78 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 78 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 79 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 79 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 80 ; 82 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 80 ; 82 ; 4 ; p1dio[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 81 ; 83 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 81 ; 83 ; 4 ; p1dio[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 82 ; 84 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 82 ; 84 ; 4 ; p2dio[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 83 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 83 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 84 ; 85 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 84 ; 85 ; 4 ; p2dio[6] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 85 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 85 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 86 ; 86 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 86 ; 86 ; 4 ; p2dio[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 87 ; 87 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 87 ; 87 ; 4 ; p2dio[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 88 ; 88 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 88 ; 88 ; 4 ; p2dio[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 89 ; 89 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 89 ; 89 ; 4 ; p1dio[6] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 90 ; 90 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 90 ; 90 ; 4 ; p1dio[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 91 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 91 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 92 ; 91 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 92 ; 91 ; 4 ; p1dio[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 93 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 93 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 94 ; 92 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 94 ; 92 ; 4 ; rxd ; input ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 95 ; 93 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 95 ; 93 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 96 ; 94 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 96 ; 94 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 97 ; 95 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 97 ; 95 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 98 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 98 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 99 ; 96 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 99 ; 96 ; 4 ; txd ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 100 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 100 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 101 ; 97 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 101 ; 97 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 102 ; 98 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 102 ; 98 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 103 ; 99 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 103 ; 99 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 104 ; 100 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 104 ; 100 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
| Line 415... |
Line 484... |
; 111 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 111 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 112 ; 108 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 112 ; 108 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 113 ; 109 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 113 ; 109 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 114 ; 110 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 114 ; 110 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 115 ; 112 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 115 ; 112 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 116 ; 113 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 116 ; 113 ; 3 ; p2dio[3] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 117 ; 114 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 117 ; 114 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 118 ; 117 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 118 ; 117 ; 3 ; p1dio[2] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 119 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 119 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 120 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 120 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 121 ; 121 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;
|
; 121 ; 121 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;
|
; 122 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 122 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 123 ; 122 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;
|
; 123 ; 122 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;
|
; 124 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 124 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 125 ; 123 ; 3 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
|
; 125 ; 123 ; 3 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
|
; 126 ; 124 ; 3 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
|
; 126 ; 124 ; 3 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
|
; 127 ; 125 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 127 ; 125 ; 3 ; extint[2] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 128 ; 126 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 128 ; 126 ; 3 ; p2dio[2] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 129 ; 127 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 129 ; 127 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 130 ; 128 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 130 ; 128 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 131 ; 129 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 131 ; 129 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 132 ; 130 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 132 ; 130 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
|
; 133 ; 131 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 133 ; 131 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
| Line 444... |
Line 513... |
; 140 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 140 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 141 ; 137 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 141 ; 137 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 142 ; 138 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 142 ; 138 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 143 ; 141 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 143 ; 141 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 144 ; 142 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 144 ; 142 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 145 ; 143 ; 3 ; extint[2] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 145 ; 143 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 146 ; 149 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 146 ; 149 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 147 ; 150 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 147 ; 150 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 148 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 148 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 149 ; 151 ; 3 ; p1dio[2] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 149 ; 151 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 150 ; 152 ; 3 ; p1dio[6] ; bidir ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
|
; 150 ; 152 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 151 ; 153 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 151 ; 153 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 152 ; 154 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 152 ; 154 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
|
; 153 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 153 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 154 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 154 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 155 ; ; ; VCCD_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 155 ; ; ; VCCD_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
| Line 470... |
Line 539... |
; 166 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 166 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 167 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 167 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 168 ; 161 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 168 ; 161 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 169 ; 162 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 169 ; 162 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 170 ; 163 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 170 ; 163 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 171 ; 164 ; 2 ; p1dio[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 171 ; 164 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 172 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 172 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 173 ; 165 ; 2 ; p2dio[4] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 173 ; 165 ; 2 ; p2dio[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 174 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 174 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 175 ; 168 ; 2 ; p2dio[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 175 ; 168 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 176 ; 169 ; 2 ; p2dio[2] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 176 ; 169 ; 2 ; extint[0] ; input ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 177 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 177 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 178 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 178 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 179 ; 173 ; 2 ; p2dio[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 179 ; 173 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 180 ; 174 ; 2 ; p1dio[7] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 180 ; 174 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 181 ; 175 ; 2 ; p2dio[6] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 181 ; 175 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 182 ; 176 ; 2 ; p1dio[5] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 182 ; 176 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 183 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 183 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 184 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 184 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 185 ; 180 ; 2 ; p2dio[3] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 185 ; 180 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 186 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 186 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 187 ; 181 ; 2 ; p1dio[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 187 ; 181 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 188 ; 182 ; 2 ; p2dio[1] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 188 ; 182 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 189 ; 183 ; 2 ; p1dio[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 189 ; 183 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 190 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 190 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ;
|
; 191 ; 184 ; 2 ; p2dio[0] ; bidir ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 191 ; 184 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 192 ; 185 ; 2 ; txd ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
|
; 192 ; 185 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 193 ; 186 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 193 ; 186 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 194 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 194 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
|
; 195 ; 187 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 195 ; 187 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 196 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 196 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
|
; 197 ; 191 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
; 197 ; 191 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
|
| Line 554... |
Line 623... |
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; Fitter Resource Utilization by Entity ;
|
; Fitter Resource Utilization by Entity ;
|
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
|
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
|
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
|
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
|
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
|
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
|
; |l80soc ; 646 (101) ; 361 (62) ; 0 (0) ; 47616 ; 12 ; 0 ; 0 ; 0 ; 24 ; 0 ; 285 (39) ; 150 (39) ; 211 (15) ; |l80soc ; work ;
|
; |l80soc ; 631 (103) ; 361 (62) ; 0 (0) ; 47616 ; 12 ; 0 ; 0 ; 0 ; 24 ; 0 ; 270 (37) ; 132 (36) ; 229 (18) ; |l80soc ; ;
|
; |intr_ctrl:intrc| ; 27 (27) ; 14 (14) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 13 (13) ; 1 (1) ; 13 (13) ; |l80soc|intr_ctrl:intrc ; work ;
|
; |intr_ctrl:intrc| ; 25 (25) ; 14 (14) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 1 (1) ; 17 (17) ; |l80soc|intr_ctrl:intrc ; ;
|
; |light8080:cpu| ; 435 (435) ; 222 (222) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 213 (213) ; 92 (92) ; 130 (130) ; |l80soc|light8080:cpu ; ;
|
; |light8080:cpu| ; 429 (429) ; 222 (222) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 207 (207) ; 77 (77) ; 145 (145) ; |l80soc|light8080:cpu ; ;
|
; |micro_rom:rom| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|light8080:cpu|micro_rom:rom ; work ;
|
; |micro_rom:rom| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|light8080:cpu|micro_rom:rom ; ;
|
; |altsyncram:Ram0_rtl_0| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0 ; ;
|
; |altsyncram:Ram0_rtl_0| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0 ; ;
|
; |altsyncram_ts61:auto_generated| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated ; ;
|
; |altsyncram_ts61:auto_generated| ; 0 (0) ; 0 (0) ; 0 (0) ; 14848 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated ; ;
|
; |ram_image:ram| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|ram_image:ram ; work ;
|
; |ram_image:ram| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|ram_image:ram ; ;
|
; |altsyncram:ram_rtl_1| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|ram_image:ram|altsyncram:ram_rtl_1 ; ;
|
; |altsyncram:ram_rtl_0| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|ram_image:ram|altsyncram:ram_rtl_0 ; ;
|
; |altsyncram_9il1:auto_generated| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|ram_image:ram|altsyncram:ram_rtl_1|altsyncram_9il1:auto_generated ; ;
|
; |altsyncram_tv81:auto_generated| ; 0 (0) ; 0 (0) ; 0 (0) ; 32768 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; |l80soc|ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated ; ;
|
; |uart:uart| ; 91 (91) ; 63 (63) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 20 (20) ; 18 (18) ; 53 (53) ; |l80soc|uart:uart ; work ;
|
; |uart:uart| ; 90 (90) ; 63 (63) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 19 (19) ; 18 (18) ; 53 (53) ; |l80soc|uart:uart ; ;
|
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
|
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
|
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
|
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
|
|
|
|
|
+------------------------------------------------------------------------------------+
|
+------------------------------------------------------------------------------------+
|
| Line 579... |
Line 648... |
; p1dio[1] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[1] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[2] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; p1dio[2] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; p1dio[3] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[3] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[4] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[4] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[5] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[5] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[6] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; p1dio[6] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[7] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p1dio[7] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[0] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[0] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[1] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[1] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[2] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[2] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; p2dio[3] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[3] ; Bidir ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; p2dio[4] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[4] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[5] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[5] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[6] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[6] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[7] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; p2dio[7] ; Bidir ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; txd ; Output ; -- ; -- ; -- ; -- ;
|
; txd ; Output ; -- ; -- ; -- ; -- ;
|
; clock ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; clock ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; reset ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; reset ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; extint[1] ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; extint[1] ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; extint[3] ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; extint[3] ; Input ; (0) 351 ps ; (0) 351 ps ; -- ; -- ;
|
; extint[2] ; Input ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; extint[2] ; Input ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; extint[0] ; Input ; (6) 4641 ps ; (6) 4641 ps ; -- ; -- ;
|
; extint[0] ; Input ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; rxd ; Input ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
; rxd ; Input ; (6) 4686 ps ; (6) 4686 ps ; -- ; -- ;
|
+-----------+----------+---------------+---------------+-----------------------+-----+
|
+-----------+----------+---------------+---------------+-----------------------+-----+
|
|
|
|
|
+----------------------------------------------------------------+
|
+----------------------------------------------------------------+
|
; Pad To Core Delay Chain Fanout ;
|
; Pad To Core Delay Chain Fanout ;
|
+----------------------------------+-------------------+---------+
|
+----------------------------------+-------------------+---------+
|
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
|
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
|
+----------------------------------+-------------------+---------+
|
+----------------------------------+-------------------+---------+
|
; p1dio[0] ; ; ;
|
; p1dio[0] ; ; ;
|
; - io_dout~3 ; 1 ; 6 ;
|
; - io_dout~3 ; 0 ; 6 ;
|
; p1dio[1] ; ; ;
|
; p1dio[1] ; ; ;
|
; - io_dout~7 ; 0 ; 6 ;
|
; - io_dout~7 ; 0 ; 6 ;
|
; p1dio[2] ; ; ;
|
; p1dio[2] ; ; ;
|
; - io_dout~9 ; 0 ; 6 ;
|
; - io_dout~9 ; 0 ; 6 ;
|
; p1dio[3] ; ; ;
|
; p1dio[3] ; ; ;
|
| Line 618... |
Line 687... |
; p1dio[4] ; ; ;
|
; p1dio[4] ; ; ;
|
; - io_dout~14 ; 1 ; 6 ;
|
; - io_dout~14 ; 1 ; 6 ;
|
; p1dio[5] ; ; ;
|
; p1dio[5] ; ; ;
|
; - io_dout~15 ; 0 ; 6 ;
|
; - io_dout~15 ; 0 ; 6 ;
|
; p1dio[6] ; ; ;
|
; p1dio[6] ; ; ;
|
; - io_dout~17 ; 0 ; 6 ;
|
; - io_dout~17 ; 1 ; 6 ;
|
; p1dio[7] ; ; ;
|
; p1dio[7] ; ; ;
|
; - io_dout~19 ; 0 ; 6 ;
|
; - io_dout~19 ; 0 ; 6 ;
|
; p2dio[0] ; ; ;
|
; p2dio[0] ; ; ;
|
; - io_dout~2 ; 0 ; 6 ;
|
; - io_dout~2 ; 0 ; 6 ;
|
; p2dio[1] ; ; ;
|
; p2dio[1] ; ; ;
|
; - io_dout~7 ; 0 ; 6 ;
|
; - io_dout~7 ; 0 ; 6 ;
|
; p2dio[2] ; ; ;
|
; p2dio[2] ; ; ;
|
; - io_dout~9 ; 0 ; 6 ;
|
; - io_dout~9 ; 0 ; 6 ;
|
; p2dio[3] ; ; ;
|
; p2dio[3] ; ; ;
|
; - io_dout~11 ; 0 ; 6 ;
|
; - io_dout~11 ; 1 ; 6 ;
|
; p2dio[4] ; ; ;
|
; p2dio[4] ; ; ;
|
; - io_dout~13 ; 1 ; 6 ;
|
; - io_dout~13 ; 1 ; 6 ;
|
; p2dio[5] ; ; ;
|
; p2dio[5] ; ; ;
|
; - io_dout~15 ; 1 ; 6 ;
|
; - io_dout~15 ; 0 ; 6 ;
|
; p2dio[6] ; ; ;
|
; p2dio[6] ; ; ;
|
; - io_dout~17 ; 0 ; 6 ;
|
; - io_dout~17 ; 1 ; 6 ;
|
; p2dio[7] ; ; ;
|
; p2dio[7] ; ; ;
|
; - io_dout~19 ; 1 ; 6 ;
|
; - io_dout~19 ; 1 ; 6 ;
|
; clock ; ; ;
|
; clock ; ; ;
|
; reset ; ; ;
|
; reset ; ; ;
|
; extint[1] ; ; ;
|
; extint[1] ; ; ;
|
; extint[3] ; ; ;
|
; extint[3] ; ; ;
|
; extint[2] ; ; ;
|
; extint[2] ; ; ;
|
; - intr_ctrl:intrc|act_int~5 ; 1 ; 6 ;
|
; - intr_ctrl:intrc|act_int~4 ; 1 ; 6 ;
|
; extint[0] ; ; ;
|
; extint[0] ; ; ;
|
; - intr_ctrl:intrc|act_int~7 ; 0 ; 6 ;
|
; - intr_ctrl:intrc|act_int~6 ; 0 ; 6 ;
|
; rxd ; ; ;
|
; rxd ; ; ;
|
; - uart:uart|sserIn~feeder ; 0 ; 6 ;
|
; - uart:uart|sserIn~feeder ; 0 ; 6 ;
|
+----------------------------------+-------------------+---------+
|
+----------------------------------+-------------------+---------+
|
|
|
|
|
| Line 656... |
Line 725... |
; Control Signals ;
|
; Control Signals ;
|
+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
|
+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
|
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
|
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
|
+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
|
+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
|
; clock ; PIN_23 ; 373 ; Clock ; yes ; Global Clock ; GCLK2 ; -- ;
|
; clock ; PIN_23 ; 373 ; Clock ; yes ; Global Clock ; GCLK2 ; -- ;
|
; comb~0 ; LCCOMB_X18_Y14_N0 ; 8 ; Write enable ; no ; -- ; -- ; -- ;
|
; comb~0 ; LCCOMB_X23_Y12_N26 ; 8 ; Write enable ; no ; -- ; -- ; -- ;
|
; intr_ctrl:intrc|Equal3~0 ; LCCOMB_X15_Y14_N16 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; intr_ctrl:intrc|Selector2~2 ; LCCOMB_X21_Y10_N18 ; 6 ; Clock enable ; no ; -- ; -- ; -- ;
|
; intr_ctrl:intrc|cpu_inst[4]~8 ; LCCOMB_X15_Y14_N18 ; 2 ; Clock enable ; no ; -- ; -- ; -- ;
|
; intr_ctrl:intrc|cpu_inst[5]~7 ; LCCOMB_X23_Y10_N18 ; 2 ; Clock enable ; no ; -- ; -- ; -- ;
|
; intr_ctrl:intrc|intSel~15 ; LCCOMB_X15_Y14_N0 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; intr_ena[0]~1 ; LCCOMB_X23_Y8_N22 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; intr_ena[0]~1 ; LCCOMB_X18_Y14_N8 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; io_dout[4]~5 ; LCCOMB_X24_Y7_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; io_dout[0]~5 ; LCCOMB_X17_Y16_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|Equal18~0 ; LCCOMB_X26_Y10_N0 ; 4 ; Sync. load ; no ; -- ; -- ; -- ;
|
; light8080:cpu|Equal18~0 ; LCCOMB_X23_Y14_N8 ; 5 ; Sync. load ; no ; -- ; -- ; -- ;
|
; light8080:cpu|T1[4]~3 ; LCCOMB_X24_Y12_N14 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|T1[6]~3 ; LCCOMB_X13_Y14_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|T2[4]~3 ; LCCOMB_X23_Y11_N30 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|T2[2]~3 ; LCCOMB_X13_Y14_N28 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|addr_low[3]~1 ; LCCOMB_X28_Y10_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|addr_low[1]~1 ; LCCOMB_X17_Y13_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|flag_reg[6]~10 ; LCCOMB_X26_Y10_N14 ; 3 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|flag_reg[6]~12 ; LCCOMB_X21_Y14_N28 ; 3 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~209 ; LCCOMB_X25_Y12_N16 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|inta_reg ; LCFF_X14_Y14_N17 ; 41 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~211 ; LCCOMB_X25_Y14_N16 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~209 ; LCCOMB_X24_Y16_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~213 ; LCCOMB_X25_Y14_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~211 ; LCCOMB_X23_Y13_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~215 ; LCCOMB_X25_Y12_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~213 ; LCCOMB_X24_Y11_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~217 ; LCCOMB_X25_Y14_N20 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~215 ; LCCOMB_X24_Y11_N2 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~219 ; LCCOMB_X24_Y13_N20 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~217 ; LCCOMB_X24_Y16_N16 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~221 ; LCCOMB_X24_Y13_N2 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~219 ; LCCOMB_X24_Y16_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~223 ; LCCOMB_X26_Y14_N12 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~221 ; LCCOMB_X24_Y16_N28 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~225 ; LCCOMB_X26_Y12_N2 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~223 ; LCCOMB_X24_Y11_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~227 ; LCCOMB_X25_Y10_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~225 ; LCCOMB_X24_Y11_N18 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~229 ; LCCOMB_X25_Y13_N14 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~227 ; LCCOMB_X23_Y13_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~231 ; LCCOMB_X26_Y12_N30 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~229 ; LCCOMB_X24_Y16_N20 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~233 ; LCCOMB_X25_Y10_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~231 ; LCCOMB_X23_Y13_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~235 ; LCCOMB_X25_Y12_N4 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~233 ; LCCOMB_X24_Y16_N4 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~237 ; LCCOMB_X25_Y12_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~235 ; LCCOMB_X24_Y16_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~239 ; LCCOMB_X26_Y14_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~237 ; LCCOMB_X24_Y11_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|uc_decode~0 ; LCCOMB_X28_Y13_N18 ; 28 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|rbank~239 ; LCCOMB_X24_Y11_N30 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|uc_ret_addr[6]~1 ; LCCOMB_X28_Y15_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|uc_decode~0 ; LCCOMB_X12_Y14_N20 ; 22 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|ucode_field2[7] ; LCFF_X28_Y10_N9 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|uc_ret_addr[4]~1 ; LCCOMB_X13_Y14_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p1dir[0] ; LCFF_X26_Y7_N15 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; light8080:cpu|ucode_field2[7] ; LCFF_X19_Y13_N1 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p1dir[0]~0 ; LCCOMB_X26_Y7_N14 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p1dir[0] ; LCFF_X18_Y14_N25 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[1] ; LCFF_X26_Y7_N21 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[0]~0 ; LCCOMB_X18_Y14_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p1dir[2] ; LCFF_X26_Y7_N3 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[1] ; LCFF_X18_Y16_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[3] ; LCFF_X26_Y7_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[2] ; LCFF_X18_Y14_N7 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[4] ; LCFF_X26_Y7_N19 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[3] ; LCFF_X18_Y14_N29 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[5] ; LCFF_X26_Y7_N29 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[4] ; LCFF_X18_Y14_N3 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[6] ; LCFF_X26_Y7_N23 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[5] ; LCFF_X18_Y14_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[7] ; LCFF_X26_Y7_N13 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1dir[6] ; LCFF_X18_Y16_N17 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1reg[0]~0 ; LCCOMB_X23_Y7_N24 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p1dir[7] ; LCFF_X18_Y14_N11 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[0] ; LCFF_X26_Y8_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p1reg[0]~0 ; LCCOMB_X18_Y16_N8 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p2dir[0]~0 ; LCCOMB_X26_Y8_N4 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p2dir[0] ; LCFF_X19_Y16_N27 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[1] ; LCFF_X26_Y8_N23 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[0]~0 ; LCCOMB_X19_Y16_N12 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p2dir[2] ; LCFF_X26_Y8_N25 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[1] ; LCFF_X19_Y16_N9 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[3] ; LCFF_X26_Y8_N31 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[2] ; LCFF_X19_Y16_N13 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[4] ; LCFF_X26_Y8_N9 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[3] ; LCFF_X19_Y16_N17 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[5] ; LCFF_X26_Y8_N11 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[4] ; LCFF_X19_Y16_N21 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[6] ; LCFF_X26_Y8_N13 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[5] ; LCFF_X19_Y16_N5 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[7] ; LCFF_X26_Y8_N19 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2dir[6] ; LCFF_X19_Y16_N25 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
; p2reg[0]~0 ; LCCOMB_X25_Y7_N6 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; p2dir[7] ; LCFF_X19_Y16_N29 ; 1 ; Output enable ; no ; -- ; -- ; -- ;
|
|
; p2reg[0]~0 ; LCCOMB_X18_Y16_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
|
; reset ; PIN_24 ; 55 ; Clock enable, Sync. clear ; no ; -- ; -- ; -- ;
|
; reset ; PIN_24 ; 55 ; Clock enable, Sync. clear ; no ; -- ; -- ; -- ;
|
; reset ; PIN_24 ; 138 ; Async. clear ; yes ; Global Clock ; GCLK1 ; -- ;
|
; reset ; PIN_24 ; 138 ; Async. clear ; yes ; Global Clock ; GCLK1 ; -- ;
|
; uart:uart|Equal5~10 ; LCCOMB_X17_Y15_N10 ; 17 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; uart:uart|Equal5~10 ; LCCOMB_X25_Y8_N28 ; 17 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; uart:uart|rxBaudCnt[1]~1 ; LCCOMB_X17_Y13_N24 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxBaudCnt[0]~1 ; LCCOMB_X21_Y8_N10 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxBitCnt[1]~12 ; LCCOMB_X16_Y13_N12 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxBitCnt[1]~12 ; LCCOMB_X22_Y8_N4 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxBusy ; LCFF_X17_Y13_N11 ; 13 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; uart:uart|rxBusy ; LCFF_X21_Y8_N13 ; 12 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; uart:uart|rxData[0]~0 ; LCCOMB_X16_Y13_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxData[0]~0 ; LCCOMB_X21_Y8_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxShiftReg[0]~0 ; LCCOMB_X16_Y13_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|rxShiftReg[0]~0 ; LCCOMB_X21_Y8_N16 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|txBitCnt[3]~6 ; LCCOMB_X15_Y15_N26 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|txBitCnt[3]~6 ; LCCOMB_X28_Y8_N14 ; 4 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|txBusy ; LCFF_X17_Y15_N27 ; 24 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; uart:uart|txBusy ; LCFF_X28_Y8_N17 ; 24 ; Sync. clear ; no ; -- ; -- ; -- ;
|
; uart:uart|txShiftReg[5]~4 ; LCCOMB_X17_Y15_N24 ; 7 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|txShiftReg[1]~4 ; LCCOMB_X28_Y9_N18 ; 7 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|txShiftReg~2 ; LCCOMB_X17_Y15_N0 ; 2 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uart:uart|txShiftReg~2 ; LCCOMB_X28_Y9_N22 ; 2 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uartbaud[15]~3 ; LCCOMB_X18_Y14_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uartbaud[15]~3 ; LCCOMB_X23_Y8_N28 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uartbaud[7]~2 ; LCCOMB_X21_Y15_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
; uartbaud[7]~2 ; LCCOMB_X25_Y8_N26 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
|
+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
|
+--------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
|
|
|
|
|
+--------------------------------------------------------------------------------------------------+
|
+--------------------------------------------------------------------------------------------------+
|
; Global & Other Fast Signals ;
|
; Global & Other Fast Signals ;
|
| Line 740... |
Line 807... |
; Non-Global High Fan-Out Signals ;
|
; Non-Global High Fan-Out Signals ;
|
+------------------------------------------------------------------------------------------------+---------+
|
+------------------------------------------------------------------------------------------------+---------+
|
; Name ; Fan-Out ;
|
; Name ; Fan-Out ;
|
+------------------------------------------------------------------------------------------------+---------+
|
+------------------------------------------------------------------------------------------------+---------+
|
; reset ; 54 ;
|
; reset ; 54 ;
|
; light8080:cpu|inta_reg ; 41 ;
|
; light8080:cpu|inta_reg ; 42 ;
|
; light8080:cpu|Mux10~1 ; 31 ;
|
; light8080:cpu|Mux10~1 ; 31 ;
|
; light8080:cpu|Mux11~1 ; 31 ;
|
; light8080:cpu|Mux11~1 ; 31 ;
|
; light8080:cpu|Mux8~1 ; 31 ;
|
; light8080:cpu|Mux8~1 ; 31 ;
|
; light8080:cpu|Mux9~1 ; 31 ;
|
; light8080:cpu|Mux9~1 ; 31 ;
|
; light8080:cpu|ucode_field2[4] ; 24 ;
|
; light8080:cpu|uc_decode~0 ; 28 ;
|
; light8080:cpu|addr_low[1] ; 24 ;
|
|
; uart:uart|txBusy ; 24 ;
|
; uart:uart|txBusy ; 24 ;
|
; light8080:cpu|addr_low[3] ; 23 ;
|
; light8080:cpu|ucode_field2[4] ; 22 ;
|
; light8080:cpu|addr_low[2] ; 23 ;
|
|
; light8080:cpu|addr_low[0] ; 23 ;
|
|
; light8080:cpu|uc_decode~0 ; 22 ;
|
|
; light8080:cpu|ucode_field2[0] ; 21 ;
|
|
; light8080:cpu|ucode_field2[1] ; 21 ;
|
; light8080:cpu|ucode_field2[1] ; 21 ;
|
; light8080:cpu|Mux27~1 ; 20 ;
|
; light8080:cpu|Mux27~1 ; 20 ;
|
; light8080:cpu|ucode_field2[2] ; 20 ;
|
|
; light8080:cpu|DO[4]~1 ; 20 ;
|
; light8080:cpu|DO[4]~1 ; 20 ;
|
; light8080:cpu|Mux22~5 ; 19 ;
|
; light8080:cpu|Mux24~8 ; 19 ;
|
|
; light8080:cpu|Mux22~3 ; 19 ;
|
; light8080:cpu|Mux21~3 ; 19 ;
|
; light8080:cpu|Mux21~3 ; 19 ;
|
; light8080:cpu|rbank~207 ; 19 ;
|
; light8080:cpu|ucode_field2[2] ; 19 ;
|
; light8080:cpu|rbank~197 ; 19 ;
|
; light8080:cpu|ucode_field2[0] ; 19 ;
|
; light8080:cpu|rbank~187 ; 19 ;
|
|
; light8080:cpu|rbank~177 ; 19 ;
|
|
; light8080:cpu|DO[2]~0 ; 19 ;
|
; light8080:cpu|DO[2]~0 ; 19 ;
|
; light8080:cpu|Mux24~7 ; 18 ;
|
; light8080:cpu|Mux26~5 ; 18 ;
|
; light8080:cpu|Mux26~8 ; 18 ;
|
|
; light8080:cpu|ucode_field2[18] ; 18 ;
|
; light8080:cpu|ucode_field2[18] ; 18 ;
|
; light8080:cpu|ucode_field2[17] ; 18 ;
|
; light8080:cpu|ucode_field2[17] ; 18 ;
|
; light8080:cpu|ucode_field2[16] ; 18 ;
|
; light8080:cpu|ucode_field2[16] ; 18 ;
|
; light8080:cpu|ucode_field2[6] ; 17 ;
|
; light8080:cpu|ucode_field2[6] ; 17 ;
|
; light8080:cpu|ucode_field2[15] ; 17 ;
|
; light8080:cpu|ucode_field2[15] ; 17 ;
|
; light8080:cpu|Mux20~3 ; 17 ;
|
; light8080:cpu|Mux20~3 ; 17 ;
|
|
; light8080:cpu|uc_end~1 ; 17 ;
|
|
; light8080:cpu|Mux0~5 ; 17 ;
|
; uart:uart|Equal5~10 ; 17 ;
|
; uart:uart|Equal5~10 ; 17 ;
|
; light8080:cpu|addr_low[4] ; 17 ;
|
|
; light8080:cpu|addr_low[5] ; 17 ;
|
|
; light8080:cpu|addr_low[6] ; 17 ;
|
|
; light8080:cpu|addr_low[7] ; 17 ;
|
|
; light8080:cpu|we_rb~0 ; 16 ;
|
; light8080:cpu|we_rb~0 ; 16 ;
|
; uart:uart|rxBusy ; 13 ;
|
; light8080:cpu|ucode_field2[3] ; 16 ;
|
|
; light8080:cpu|addr_low[1] ; 16 ;
|
|
; light8080:cpu|addr_low[3] ; 15 ;
|
|
; light8080:cpu|addr_low[2] ; 15 ;
|
|
; light8080:cpu|addr_low[0] ; 15 ;
|
; light8080:cpu|Equal13~0 ; 13 ;
|
; light8080:cpu|Equal13~0 ; 13 ;
|
; light8080:cpu|ucode_field2[3] ; 12 ;
|
; uart:uart|rxBusy ; 12 ;
|
; uart:uart|baudCE16 ; 12 ;
|
; uart:uart|baudCE16 ; 12 ;
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a26 ; 12 ;
|
; light8080:cpu|rbank~207 ; 11 ;
|
; intr_ctrl:intrc|intSq[0] ; 11 ;
|
; light8080:cpu|rbank~197 ; 11 ;
|
; intr_ctrl:intrc|always0~0 ; 11 ;
|
; light8080:cpu|rbank~187 ; 11 ;
|
; intr_ctrl:intrc|intSq[1] ; 11 ;
|
; light8080:cpu|rbank~177 ; 11 ;
|
; light8080:cpu|T1[2] ; 9 ;
|
; light8080:cpu|Mux0~4 ; 11 ;
|
; io_dout[0]~0 ; 9 ;
|
; light8080:cpu|uc_do_ret~0 ; 11 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a26 ; 11 ;
|
|
; light8080:cpu|Equal19~1 ; 10 ;
|
|
; io_dout[4]~0 ; 9 ;
|
; light8080:cpu|T1[0] ; 9 ;
|
; light8080:cpu|T1[0] ; 9 ;
|
|
; light8080:cpu|DO[3] ; 9 ;
|
|
; light8080:cpu|DO[1] ; 9 ;
|
|
; light8080:cpu|DO[0] ; 9 ;
|
|
; light8080:cpu|addr_low[4] ; 9 ;
|
|
; light8080:cpu|addr_low[5] ; 9 ;
|
|
; light8080:cpu|addr_low[6] ; 9 ;
|
|
; light8080:cpu|addr_low[7] ; 9 ;
|
|
; light8080:cpu|DO[2] ; 9 ;
|
|
; uart:uart|rxShiftReg[0]~0 ; 8 ;
|
|
; uart:uart|rxData[0]~0 ; 8 ;
|
|
; light8080:cpu|T2[4]~3 ; 8 ;
|
|
; light8080:cpu|T2~1 ; 8 ;
|
|
; light8080:cpu|T2~0 ; 8 ;
|
|
; light8080:cpu|T1[4]~3 ; 8 ;
|
|
; light8080:cpu|T1~1 ; 8 ;
|
|
; light8080:cpu|T1~0 ; 8 ;
|
|
; light8080:cpu|rbank~239 ; 8 ;
|
|
; light8080:cpu|rbank~237 ; 8 ;
|
|
; light8080:cpu|rbank~235 ; 8 ;
|
|
; light8080:cpu|rbank~233 ; 8 ;
|
|
; light8080:cpu|rbank~231 ; 8 ;
|
|
; light8080:cpu|rbank~229 ; 8 ;
|
|
; light8080:cpu|rbank~227 ; 8 ;
|
|
; light8080:cpu|rbank~225 ; 8 ;
|
|
; light8080:cpu|rbank~223 ; 8 ;
|
|
; light8080:cpu|rbank~221 ; 8 ;
|
|
; light8080:cpu|rbank~219 ; 8 ;
|
|
; light8080:cpu|rbank~217 ; 8 ;
|
|
; light8080:cpu|rbank~215 ; 8 ;
|
|
; light8080:cpu|rbank~213 ; 8 ;
|
|
; light8080:cpu|rbank~211 ; 8 ;
|
|
; light8080:cpu|rbank~209 ; 8 ;
|
|
; light8080:cpu|T1[2] ; 8 ;
|
|
; light8080:cpu|uc_ret_addr[6]~1 ; 8 ;
|
|
; comb~0 ; 8 ;
|
|
; io_dout[4]~5 ; 8 ;
|
|
; light8080:cpu|ucode_field2[7] ; 8 ;
|
|
; light8080:cpu|ucode_field2[5] ; 8 ;
|
|
; p2dir[0]~0 ; 8 ;
|
|
; p2reg[0]~0 ; 8 ;
|
|
; p1dir[0]~0 ; 8 ;
|
|
; p1reg[0]~0 ; 8 ;
|
|
; Equal2~2 ; 8 ;
|
|
; uartbaud[15]~3 ; 8 ;
|
|
; light8080:cpu|DO[7] ; 8 ;
|
|
; light8080:cpu|DO[6] ; 8 ;
|
|
; light8080:cpu|DO[5] ; 8 ;
|
|
; uartbaud[7]~2 ; 8 ;
|
|
; light8080:cpu|addr_low[3]~1 ; 8 ;
|
|
; scpu_io ; 8 ;
|
|
; always0~0 ; 8 ;
|
|
; light8080:cpu|DO[4] ; 8 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a20 ; 8 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a27 ; 8 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a28 ; 8 ;
|
|
; light8080:cpu|T1[3] ; 7 ;
|
|
; io_dout~6 ; 7 ;
|
|
; intr_ctrl:intrc|intSq.10 ; 7 ;
|
|
; light8080:cpu|T1[1] ; 7 ;
|
|
; light8080:cpu|do_reset ; 7 ;
|
|
; intr_ctrl:intrc|cpu_inst[0] ; 7 ;
|
|
; uart:uart|txShiftReg[1]~4 ; 7 ;
|
|
; intr_ena[0]~0 ; 7 ;
|
|
; light8080:cpu|flag_reg[0] ; 7 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a29 ; 7 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a30 ; 7 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a31 ; 7 ;
|
|
; intr_ctrl:intrc|cpu_inst[5]~6 ; 6 ;
|
|
; intr_ctrl:intrc|Selector2~2 ; 6 ;
|
|
; light8080:cpu|Mux25~1 ; 6 ;
|
|
; light8080:cpu|T1[7] ; 6 ;
|
|
; intr_ctrl:intrc|act_int[0] ; 5 ;
|
|
; uart:uart|rxBaudCnt[0] ; 5 ;
|
|
; light8080:cpu|Mux25~0 ; 5 ;
|
|
; light8080:cpu|T1[4] ; 5 ;
|
|
; light8080:cpu|T1[5] ; 5 ;
|
|
; light8080:cpu|T1[6] ; 5 ;
|
|
; light8080:cpu|IR[5] ; 5 ;
|
|
; light8080:cpu|Mux5~8 ; 5 ;
|
|
; cpu_din[2]~5 ; 5 ;
|
|
; Equal7~1 ; 5 ;
|
|
; uart:uart|Equal0~0 ; 5 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a19 ; 5 ;
|
|
; light8080:cpu|Mux0~8 ; 4 ;
|
|
; light8080:cpu|Mux1~6 ; 4 ;
|
|
; light8080:cpu|Mux2~6 ; 4 ;
|
|
; light8080:cpu|Mux3~6 ; 4 ;
|
|
; light8080:cpu|Mux4~6 ; 4 ;
|
|
; light8080:cpu|Mux6~6 ; 4 ;
|
|
; light8080:cpu|Mux7~6 ; 4 ;
|
|
; intr_ena[0]~1 ; 4 ;
|
|
; uart:uart|rxBitCnt[1]~12 ; 4 ;
|
|
; uart:uart|rxBaudCnt[0]~1 ; 4 ;
|
|
; intr_ctrl:intrc|act_int[2] ; 4 ;
|
|
; uart:uart|rxBaudCnt[1] ; 4 ;
|
|
; uart:uart|rxBaudCnt[3] ; 4 ;
|
|
; light8080:cpu|load_psw~1 ; 4 ;
|
|
; light8080:cpu|ucode_field2[14] ; 4 ;
|
|
; light8080:cpu|Mux20~2 ; 4 ;
|
|
; light8080:cpu|Mux20~0 ; 4 ;
|
|
; intr_ctrl:intrc|cpu_inst[0]~2 ; 4 ;
|
|
; intr_ctrl:intrc|intSq.00 ; 4 ;
|
|
; io_dout[4]~1 ; 4 ;
|
|
; light8080:cpu|Equal18~0 ; 4 ;
|
|
; light8080:cpu|Equal19~0 ; 4 ;
|
|
; uart:uart|txBitCnt[3]~6 ; 4 ;
|
|
; light8080:cpu|IR[4] ; 4 ;
|
|
; cpu_din[5]~11 ; 4 ;
|
|
; cpu_din[4]~9 ; 4 ;
|
|
; cpu_din[3]~7 ; 4 ;
|
|
; cpu_din[1]~3 ; 4 ;
|
|
; light8080:cpu|uc_end~0 ; 4 ;
|
|
; light8080:cpu|uc_do_jmp~0 ; 4 ;
|
|
; cpu_din[0]~1 ; 4 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a21 ; 4 ;
|
|
; light8080:cpu|inte_reg ; 4 ;
|
|
; uartbaud[7]~4 ; 3 ;
|
|
; uart:uart|sserIn ; 3 ;
|
|
; uart:uart|Equal3~1 ; 3 ;
|
|
; light8080:cpu|flag_reg[6]~10 ; 3 ;
|
|
; intr_ctrl:intrc|Equal0~0 ; 3 ;
|
|
; intr_ctrl:intrc|act_int[3] ; 3 ;
|
|
; intr_ctrl:intrc|act_int[1] ; 3 ;
|
|
; uart:uart|Equal4~0 ; 3 ;
|
|
; uart:uart|Equal3~0 ; 3 ;
|
|
; uart:uart|rxBaudCnt[2] ; 3 ;
|
|
; light8080:cpu|ucode_field2[22] ; 3 ;
|
|
; light8080:cpu|ucode_field2[21] ; 3 ;
|
|
; light8080:cpu|ucode_field2[24] ; 3 ;
|
|
; light8080:cpu|Mux25~2 ; 3 ;
|
|
; light8080:cpu|T2[4] ; 3 ;
|
|
; light8080:cpu|daa_test2~0 ; 3 ;
|
|
; intr_ctrl:intrc|intSq.01 ; 3 ;
|
|
; intr_ctrl:intrc|intSel.00 ; 3 ;
|
|
; light8080:cpu|flag_reg[7] ; 3 ;
|
|
; light8080:cpu|cy_in~0 ; 3 ;
|
|
; always1~0 ; 3 ;
|
|
; light8080:cpu|rbank~167 ; 3 ;
|
|
; light8080:cpu|rbank~157 ; 3 ;
|
|
; light8080:cpu|rbank~147 ; 3 ;
|
|
; light8080:cpu|rbank~137 ; 3 ;
|
|
; light8080:cpu|IR[3] ; 3 ;
|
|
; cpu_din[7]~15 ; 3 ;
|
|
; cpu_din[6]~13 ; 3 ;
|
|
; Equal7~0 ; 3 ;
|
|
; uart:uart|txShiftReg~0 ; 3 ;
|
|
; light8080:cpu|daa_res9[5] ; 3 ;
|
|
; light8080:cpu|int_pending ; 3 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a4 ; 3 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a5 ; 3 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a3 ; 3 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a2 ; 3 ;
|
|
; intr_ctrl:intrc|cpu_inst[5]~7 ; 2 ;
|
|
; light8080:cpu|uc_di~0 ; 2 ;
|
|
; light8080:cpu|daa_test1~0 ; 2 ;
|
|
; uart:uart|rxShiftReg[7] ; 2 ;
|
|
; uart:uart|rxShiftReg[6] ; 2 ;
|
|
; uart:uart|rxShiftReg[5] ; 2 ;
|
|
; uart:uart|rxShiftReg[4] ; 2 ;
|
|
; uart:uart|rxValid ; 2 ;
|
|
; uart:uart|rxShiftReg[3] ; 2 ;
|
|
; uart:uart|rxShiftReg[2] ; 2 ;
|
|
; uart:uart|rxShiftReg[1] ; 2 ;
|
|
; light8080:cpu|ucode_field2[9] ; 2 ;
|
|
; light8080:cpu|always8~0 ; 2 ;
|
|
; light8080:cpu|ucode_field2[8] ; 2 ;
|
|
; light8080:cpu|Mux24~5 ; 2 ;
|
|
; light8080:cpu|Mux26~3 ; 2 ;
|
|
; light8080:cpu|Mux26~0 ; 2 ;
|
|
; light8080:cpu|Mux25~7 ; 2 ;
|
|
; light8080:cpu|Mux25~6 ; 2 ;
|
|
; light8080:cpu|Mux25~3 ; 2 ;
|
|
; light8080:cpu|Mux20~4 ; 2 ;
|
|
; light8080:cpu|T2[1] ; 2 ;
|
|
; light8080:cpu|T2[2] ; 2 ;
|
|
; light8080:cpu|T2[3] ; 2 ;
|
|
; light8080:cpu|arith_op2_sgn[4]~4 ; 2 ;
|
|
; light8080:cpu|T2[5] ; 2 ;
|
|
; light8080:cpu|T2[6] ; 2 ;
|
|
; light8080:cpu|daa_test2~1 ; 2 ;
|
|
; light8080:cpu|T2[7] ; 2 ;
|
|
; intr_ctrl:intrc|intSel.01 ; 2 ;
|
|
; intr_ctrl:intrc|intSel.10 ; 2 ;
|
|
; rxfull ; 2 ;
|
|
; light8080:cpu|Mux28~0 ; 2 ;
|
|
; intr_ctrl:intrc|cpu_inst[5]~4 ; 2 ;
|
|
; light8080:cpu|ucode_field2[19] ; 2 ;
|
|
; light8080:cpu|T2[0] ; 2 ;
|
|
; Equal2~1 ; 2 ;
|
|
; Equal2~0 ; 2 ;
|
|
; light8080:cpu|Mux0~7 ; 2 ;
|
|
; light8080:cpu|Mux1~5 ; 2 ;
|
|
; light8080:cpu|Mux2~5 ; 2 ;
|
|
; light8080:cpu|Mux3~5 ; 2 ;
|
|
; light8080:cpu|Mux4~5 ; 2 ;
|
|
; light8080:cpu|Mux5~6 ; 2 ;
|
|
; light8080:cpu|Mux6~5 ; 2 ;
|
|
; light8080:cpu|Mux7~5 ; 2 ;
|
|
; uart:uart|txShiftReg~2 ; 2 ;
|
|
; uart:uart|serOut ; 2 ;
|
|
; light8080:cpu|delayed_ei ; 2 ;
|
|
; uart:uart|rxBitCnt[2] ; 2 ;
|
|
; uart:uart|rxBitCnt[1] ; 2 ;
|
|
; uart:uart|rxBitCnt[0] ; 2 ;
|
|
; uart:uart|rxBitCnt[3] ; 2 ;
|
|
; light8080:cpu|Add1~18 ; 2 ;
|
|
; light8080:cpu|flag_reg[4] ; 2 ;
|
|
; light8080:cpu|daa_res9[1] ; 2 ;
|
|
; light8080:cpu|daa_res9[6] ; 2 ;
|
|
; light8080:cpu|flag_reg[6] ; 2 ;
|
|
; light8080:cpu|flag_reg[2] ; 2 ;
|
|
; light8080:cpu|addr_plus_1[7]~14 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[6]~12 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[5]~10 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[4]~8 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[3]~6 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[2]~4 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[1]~2 ; 2 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a1 ; 2 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a0 ; 2 ;
|
|
; light8080:cpu|addr_plus_1[0]~0 ; 2 ;
|
|
; light8080:cpu|condition_reg ; 2 ;
|
|
; uart:uart|txBitCnt[3] ; 2 ;
|
|
; uart:uart|txBitCnt[1] ; 2 ;
|
|
; uart:uart|txBitCnt[2] ; 2 ;
|
|
; uart:uart|txBitCnt[0] ; 2 ;
|
|
; uart:uart|baudCount[14] ; 2 ;
|
|
; uart:uart|baudCount[15] ; 2 ;
|
|
; uart:uart|baudCount[12] ; 2 ;
|
|
; uart:uart|baudCount[13] ; 2 ;
|
|
; uart:uart|baudCount[10] ; 2 ;
|
|
; uart:uart|baudCount[11] ; 2 ;
|
|
; uart:uart|baudCount[8] ; 2 ;
|
|
; uart:uart|baudCount[9] ; 2 ;
|
|
; uart:uart|baudCount[6] ; 2 ;
|
|
; uart:uart|baudCount[7] ; 2 ;
|
|
; uart:uart|baudCount[4] ; 2 ;
|
|
; uart:uart|baudCount[5] ; 2 ;
|
|
; uart:uart|baudCount[2] ; 2 ;
|
|
; uart:uart|baudCount[3] ; 2 ;
|
|
; uart:uart|baudCount[0] ; 2 ;
|
|
; uart:uart|baudCount[1] ; 2 ;
|
|
; uart:uart|txBaudCnt[3] ; 2 ;
|
|
; uart:uart|txBaudCnt[2] ; 2 ;
|
|
; uart:uart|txBaudCnt[1] ; 2 ;
|
|
; uart:uart|txBaudCnt[0] ; 2 ;
|
|
; rxd ; 1 ;
|
|
; extint[0] ; 1 ;
|
|
; extint[2] ; 1 ;
|
|
; extint[3] ; 1 ;
|
|
; extint[1] ; 1 ;
|
|
; p2dio[7]~7 ; 1 ;
|
|
; p2dio[6]~6 ; 1 ;
|
|
; p2dio[5]~5 ; 1 ;
|
|
; p2dio[4]~4 ; 1 ;
|
|
; p2dio[3]~3 ; 1 ;
|
|
; p2dio[2]~2 ; 1 ;
|
|
; p2dio[1]~1 ; 1 ;
|
|
; p2dio[0]~0 ; 1 ;
|
|
; p1dio[7]~7 ; 1 ;
|
|
; p1dio[6]~6 ; 1 ;
|
|
; p1dio[5]~5 ; 1 ;
|
|
; p1dio[4]~4 ; 1 ;
|
|
; p1dio[3]~3 ; 1 ;
|
|
; p1dio[2]~2 ; 1 ;
|
|
; p1dio[1]~1 ; 1 ;
|
|
; p1dio[0]~0 ; 1 ;
|
|
; uart:uart|rxBaudCnt[0]~4 ; 1 ;
|
|
; intr_ctrl:intrc|intSel.00~0 ; 1 ;
|
|
; light8080:cpu|DO[4]~13 ; 1 ;
|
|
; light8080:cpu|flag_reg~18 ; 1 ;
|
|
; intr_ctrl:intrc|Selector2~3 ; 1 ;
|
|
; intr_ctrl:intrc|Selector0~2 ; 1 ;
|
|
; light8080:cpu|data_output[6]~13 ; 1 ;
|
|
; light8080:cpu|data_output[5]~12 ; 1 ;
|
|
; light8080:cpu|data_output[3]~11 ; 1 ;
|
|
; light8080:cpu|Mux24~9 ; 1 ;
|
|
; light8080:cpu|DO[4]~12 ; 1 ;
|
|
; light8080:cpu|data_output[0]~10 ; 1 ;
|
|
; light8080:cpu|Mux5~10 ; 1 ;
|
|
; light8080:cpu|Mux5~9 ; 1 ;
|
|
; uart:uart|txShiftReg~11 ; 1 ;
|
|
; uart:uart|txShiftReg~10 ; 1 ;
|
|
; uart:uart|txShiftReg[8] ; 1 ;
|
|
; uart:uart|txShiftReg~9 ; 1 ;
|
|
; uart:uart|txShiftReg[7] ; 1 ;
|
|
; light8080:cpu|delayed_ei~1 ; 1 ;
|
|
; light8080:cpu|delayed_ei~0 ; 1 ;
|
|
; uart:uart|txShiftReg~8 ; 1 ;
|
|
; uart:uart|txShiftReg[6] ; 1 ;
|
|
; uart:uart|rxValid~0 ; 1 ;
|
|
; uart:uart|rxShiftReg[0]~1 ; 1 ;
|
|
; intr_ctrl:intrc|act_int~7 ; 1 ;
|
|
; intr_ctrl:intrc|act_int~6 ; 1 ;
|
|
; intr_ena[0] ; 1 ;
|
|
; intr_ctrl:intrc|act_int~5 ; 1 ;
|
|
; intr_ctrl:intrc|act_int~4 ; 1 ;
|
|
; intr_ena[2] ; 1 ;
|
|
; intr_ctrl:intrc|act_int~3 ; 1 ;
|
|
; intr_ctrl:intrc|intSel.11 ; 1 ;
|
|
; intr_ctrl:intrc|act_int~2 ; 1 ;
|
|
; intr_ena[3] ; 1 ;
|
|
; intr_ctrl:intrc|act_int~1 ; 1 ;
|
|
; intr_ctrl:intrc|act_int~0 ; 1 ;
|
|
; intr_ena[1] ; 1 ;
|
|
; light8080:cpu|inte_reg~0 ; 1 ;
|
|
; uart:uart|rxBaudCnt[1]~3 ; 1 ;
|
|
; uart:uart|rxBaudCnt[2]~2 ; 1 ;
|
|
; uart:uart|rxBaudCnt~0 ; 1 ;
|
|
; uart:uart|rxBusy~1 ; 1 ;
|
|
; uart:uart|rxBusy~0 ; 1 ;
|
|
; light8080:cpu|Equal2~1 ; 1 ;
|
|
; light8080:cpu|Equal13~2 ; 1 ;
|
|
; light8080:cpu|Equal11~0 ; 1 ;
|
|
; uart:uart|txShiftReg~7 ; 1 ;
|
|
; uart:uart|txShiftReg[5] ; 1 ;
|
|
; light8080:cpu|flag_reg~17 ; 1 ;
|
|
; light8080:cpu|flag_reg~16 ; 1 ;
|
|
; light8080:cpu|flag_reg~15 ; 1 ;
|
|
; light8080:cpu|flag_reg~14 ; 1 ;
|
|
; light8080:cpu|T2~10 ; 1 ;
|
|
; light8080:cpu|T2~9 ; 1 ;
|
|
; light8080:cpu|T2~8 ; 1 ;
|
|
; light8080:cpu|T2~7 ; 1 ;
|
|
; light8080:cpu|T1~10 ; 1 ;
|
|
; light8080:cpu|T2~6 ; 1 ;
|
|
; light8080:cpu|T1~9 ; 1 ;
|
|
; light8080:cpu|T2~5 ; 1 ;
|
|
; light8080:cpu|T1~8 ; 1 ;
|
|
; light8080:cpu|T1~7 ; 1 ;
|
|
; light8080:cpu|T1~6 ; 1 ;
|
|
; light8080:cpu|T2~4 ; 1 ;
|
|
; intr_ctrl:intrc|intSel~15 ; 1 ;
|
|
; intr_ctrl:intrc|Selector1~0 ; 1 ;
|
|
; intr_ctrl:intrc|intSel~14 ; 1 ;
|
|
; rxfull~0 ; 1 ;
|
|
; light8080:cpu|flag_reg[7]~13 ; 1 ;
|
|
; light8080:cpu|flag_reg~12 ; 1 ;
|
|
; light8080:cpu|flag_reg~11 ; 1 ;
|
|
; light8080:cpu|flag_reg~9 ; 1 ;
|
|
; light8080:cpu|flag_reg~8 ; 1 ;
|
|
; light8080:cpu|flag_reg~7 ; 1 ;
|
|
; light8080:cpu|int_pending~1 ; 1 ;
|
|
; light8080:cpu|int_pending~0 ; 1 ;
|
|
; uart:uart|rxShiftReg[0] ; 1 ;
|
|
; light8080:cpu|T1~5 ; 1 ;
|
|
; light8080:cpu|T1~4 ; 1 ;
|
|
; light8080:cpu|Equal2~0 ; 1 ;
|
|
; light8080:cpu|reg_aux_cy~0 ; 1 ;
|
|
; light8080:cpu|Equal13~1 ; 1 ;
|
|
; light8080:cpu|T2~2 ; 1 ;
|
|
; light8080:cpu|T1~2 ; 1 ;
|
|
; light8080:cpu|daa_res9~0 ; 1 ;
|
|
; light8080:cpu|flag_reg~6 ; 1 ;
|
|
; light8080:cpu|flag_reg~5 ; 1 ;
|
|
; light8080:cpu|load_psw~0 ; 1 ;
|
|
; light8080:cpu|flag_reg~4 ; 1 ;
|
|
; light8080:cpu|flag_reg~3 ; 1 ;
|
|
; light8080:cpu|flag_reg~2 ; 1 ;
|
|
; uart:uart|txShiftReg~6 ; 1 ;
|
|
; uart:uart|txShiftReg[4] ; 1 ;
|
|
; light8080:cpu|data_output[7]~9 ; 1 ;
|
|
; light8080:cpu|data_output[1]~8 ; 1 ;
|
|
; light8080:cpu|Mux26~6 ; 1 ;
|
|
; light8080:cpu|Mux24~7 ; 1 ;
|
|
; light8080:cpu|Mux24~6 ; 1 ;
|
|
; light8080:cpu|Mux24~4 ; 1 ;
|
|
; light8080:cpu|Mux26~4 ; 1 ;
|
|
; light8080:cpu|Mux26~2 ; 1 ;
|
|
; light8080:cpu|Mux26~1 ; 1 ;
|
|
; light8080:cpu|Mux25~9 ; 1 ;
|
|
; light8080:cpu|Mux25~8 ; 1 ;
|
|
; light8080:cpu|Mux25~5 ; 1 ;
|
|
; light8080:cpu|Mux25~4 ; 1 ;
|
|
; light8080:cpu|DO[4]~11 ; 1 ;
|
|
; light8080:cpu|DO[4]~10 ; 1 ;
|
|
; light8080:cpu|DO[4]~9 ; 1 ;
|
|
; light8080:cpu|DO[4]~8 ; 1 ;
|
|
; light8080:cpu|Mux22~2 ; 1 ;
|
|
; light8080:cpu|Mux22~1 ; 1 ;
|
|
; light8080:cpu|alu_mux1[5]~7 ; 1 ;
|
|
; light8080:cpu|Mux14~0 ; 1 ;
|
|
; light8080:cpu|Mux22~0 ; 1 ;
|
|
; light8080:cpu|Mux21~2 ; 1 ;
|
|
; light8080:cpu|Mux21~1 ; 1 ;
|
|
; light8080:cpu|Mux21~0 ; 1 ;
|
|
; light8080:cpu|alu_mux1[6]~6 ; 1 ;
|
|
; light8080:cpu|Mux13~0 ; 1 ;
|
|
; light8080:cpu|rbank~238 ; 1 ;
|
|
; light8080:cpu|rbank~236 ; 1 ;
|
|
; light8080:cpu|rbank~234 ; 1 ;
|
|
; light8080:cpu|rbank~232 ; 1 ;
|
|
; light8080:cpu|rbank~230 ; 1 ;
|
|
; light8080:cpu|rbank~228 ; 1 ;
|
|
; light8080:cpu|rbank~226 ; 1 ;
|
|
; light8080:cpu|rbank~224 ; 1 ;
|
|
; light8080:cpu|rbank~222 ; 1 ;
|
|
; light8080:cpu|rbank~220 ; 1 ;
|
|
; light8080:cpu|rbank~218 ; 1 ;
|
|
; light8080:cpu|rbank~216 ; 1 ;
|
|
; light8080:cpu|rbank~214 ; 1 ;
|
|
; light8080:cpu|rbank~212 ; 1 ;
|
|
; light8080:cpu|rbank~210 ; 1 ;
|
|
; light8080:cpu|rbank~208 ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[1]~7 ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[2]~6 ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[3]~5 ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[5]~3 ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[6]~2 ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[7]~1 ; 1 ;
|
|
; light8080:cpu|Mux20~1 ; 1 ;
|
|
; light8080:cpu|alu_mux1[7]~5 ; 1 ;
|
|
; light8080:cpu|alu_mux1[7]~4 ; 1 ;
|
|
; light8080:cpu|alu_mux1[7]~3 ; 1 ;
|
|
; light8080:cpu|Mux12~0 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~8 ; 1 ;
|
|
; io_dout~20 ; 1 ;
|
|
; io_dout~19 ; 1 ;
|
|
; uart:uart|rxData[7] ; 1 ;
|
|
; light8080:cpu|uc_addr~7 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~7 ; 1 ;
|
|
; light8080:cpu|uc_addr~6 ; 1 ;
|
|
; io_dout~18 ; 1 ;
|
|
; io_dout~17 ; 1 ;
|
|
; uart:uart|rxData[6] ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~6 ; 1 ;
|
|
; intr_ctrl:intrc|Selector5~0 ; 1 ;
|
|
; io_dout~16 ; 1 ;
|
|
; io_dout~15 ; 1 ;
|
|
; uart:uart|rxData[5] ; 1 ;
|
|
; light8080:cpu|uc_addr~5 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~5 ; 1 ;
|
|
; light8080:cpu|uc_addr~4 ; 1 ;
|
|
; intr_ctrl:intrc|Selector6~0 ; 1 ;
|
|
; io_dout~14 ; 1 ;
|
|
; uart:uart|rxData[4] ; 1 ;
|
|
; io_dout~13 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~4 ; 1 ;
|
|
; light8080:cpu|uc_addr~3 ; 1 ;
|
|
; io_dout~12 ; 1 ;
|
|
; io_dout~11 ; 1 ;
|
|
; uart:uart|rxData[3] ; 1 ;
|
|
; io_dout~10 ; 1 ;
|
|
; io_dout~9 ; 1 ;
|
|
; uart:uart|rxData[2] ; 1 ;
|
|
; light8080:cpu|uc_addr~2 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~3 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~2 ; 1 ;
|
|
; io_dout~8 ; 1 ;
|
|
; io_dout~7 ; 1 ;
|
|
; uart:uart|rxData[1] ; 1 ;
|
|
; light8080:cpu|uc_addr~1 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr~0 ; 1 ;
|
|
; light8080:cpu|uc_addr~0 ; 1 ;
|
|
; light8080:cpu|Mux28~2 ; 1 ;
|
|
; light8080:cpu|Mux28~1 ; 1 ;
|
|
; intr_ctrl:intrc|cpu_inst[0]~5 ; 1 ;
|
|
; intr_ctrl:intrc|cpu_inst[0]~3 ; 1 ;
|
|
; light8080:cpu|inta_reg~0 ; 1 ;
|
|
; io_dout[4]~4 ; 1 ;
|
|
; io_dout~3 ; 1 ;
|
|
; uart:uart|rxData[0] ; 1 ;
|
|
; io_dout~2 ; 1 ;
|
|
; light8080:cpu|alu_mux1[0]~2 ; 1 ;
|
|
; light8080:cpu|alu_mux1[0]~1 ; 1 ;
|
|
; light8080:cpu|alu_mux1[0]~0 ; 1 ;
|
|
; light8080:cpu|Mux19~0 ; 1 ;
|
|
; light8080:cpu|Mux27~0 ; 1 ;
|
|
; light8080:cpu|cy_in_gated ; 1 ;
|
|
; light8080:cpu|ucode_field2[20] ; 1 ;
|
|
; light8080:cpu|reg_aux_cy ; 1 ;
|
|
; light8080:cpu|arith_op2_sgn[0]~0 ; 1 ;
|
|
; light8080:cpu|daa_res9[0] ; 1 ;
|
|
; uart:uart|txShiftReg~5 ; 1 ;
|
|
; uart:uart|txShiftReg[3] ; 1 ;
|
|
; light8080:cpu|addr_low~8 ; 1 ;
|
|
; light8080:cpu|rbank~206 ; 1 ;
|
|
; light8080:cpu|rbank~123 ; 1 ;
|
|
; light8080:cpu|rbank~205 ; 1 ;
|
|
; light8080:cpu|rbank~27 ; 1 ;
|
|
; light8080:cpu|rbank~91 ; 1 ;
|
|
; light8080:cpu|rbank~59 ; 1 ;
|
|
; light8080:cpu|rbank~204 ; 1 ;
|
|
; light8080:cpu|rbank~203 ; 1 ;
|
|
; light8080:cpu|rbank~99 ; 1 ;
|
|
; light8080:cpu|rbank~202 ; 1 ;
|
|
; light8080:cpu|rbank~3 ; 1 ;
|
|
; light8080:cpu|rbank~35 ; 1 ;
|
|
; light8080:cpu|rbank~67 ; 1 ;
|
|
; light8080:cpu|rbank~201 ; 1 ;
|
|
; light8080:cpu|rbank~115 ; 1 ;
|
|
; light8080:cpu|rbank~200 ; 1 ;
|
|
; light8080:cpu|rbank~19 ; 1 ;
|
|
; light8080:cpu|rbank~51 ; 1 ;
|
|
; light8080:cpu|rbank~83 ; 1 ;
|
|
; light8080:cpu|rbank~199 ; 1 ;
|
|
; light8080:cpu|rbank~107 ; 1 ;
|
|
; light8080:cpu|rbank~198 ; 1 ;
|
|
; light8080:cpu|rbank~11 ; 1 ;
|
|
; light8080:cpu|rbank~75 ; 1 ;
|
|
; light8080:cpu|rbank~43 ; 1 ;
|
|
; light8080:cpu|addr_low~7 ; 1 ;
|
|
; light8080:cpu|rbank~196 ; 1 ;
|
|
; light8080:cpu|rbank~121 ; 1 ;
|
|
; light8080:cpu|rbank~195 ; 1 ;
|
|
; light8080:cpu|rbank~25 ; 1 ;
|
|
; light8080:cpu|rbank~57 ; 1 ;
|
|
; light8080:cpu|rbank~89 ; 1 ;
|
|
; light8080:cpu|rbank~194 ; 1 ;
|
|
; light8080:cpu|rbank~193 ; 1 ;
|
|
; light8080:cpu|rbank~97 ; 1 ;
|
|
; light8080:cpu|rbank~192 ; 1 ;
|
|
; light8080:cpu|rbank~1 ; 1 ;
|
|
; light8080:cpu|rbank~65 ; 1 ;
|
|
; light8080:cpu|rbank~33 ; 1 ;
|
|
; light8080:cpu|rbank~191 ; 1 ;
|
|
; light8080:cpu|rbank~105 ; 1 ;
|
|
; light8080:cpu|rbank~190 ; 1 ;
|
|
; light8080:cpu|rbank~9 ; 1 ;
|
|
; light8080:cpu|rbank~41 ; 1 ;
|
|
; light8080:cpu|rbank~73 ; 1 ;
|
|
; light8080:cpu|rbank~189 ; 1 ;
|
|
; light8080:cpu|rbank~113 ; 1 ;
|
|
; light8080:cpu|rbank~188 ; 1 ;
|
|
; light8080:cpu|rbank~17 ; 1 ;
|
|
; light8080:cpu|rbank~81 ; 1 ;
|
|
; light8080:cpu|rbank~49 ; 1 ;
|
|
; light8080:cpu|addr_low~6 ; 1 ;
|
|
; light8080:cpu|rbank~186 ; 1 ;
|
|
; light8080:cpu|rbank~122 ; 1 ;
|
|
; light8080:cpu|rbank~185 ; 1 ;
|
|
; light8080:cpu|rbank~98 ; 1 ;
|
|
; light8080:cpu|rbank~106 ; 1 ;
|
|
; light8080:cpu|rbank~114 ; 1 ;
|
|
; light8080:cpu|rbank~184 ; 1 ;
|
|
; light8080:cpu|rbank~183 ; 1 ;
|
|
; light8080:cpu|rbank~26 ; 1 ;
|
|
; light8080:cpu|rbank~182 ; 1 ;
|
|
; light8080:cpu|rbank~2 ; 1 ;
|
|
; light8080:cpu|rbank~18 ; 1 ;
|
|
; light8080:cpu|rbank~10 ; 1 ;
|
|
; light8080:cpu|rbank~181 ; 1 ;
|
|
; light8080:cpu|rbank~90 ; 1 ;
|
|
; light8080:cpu|rbank~180 ; 1 ;
|
|
; light8080:cpu|rbank~66 ; 1 ;
|
|
; light8080:cpu|rbank~82 ; 1 ;
|
|
; light8080:cpu|rbank~74 ; 1 ;
|
|
; light8080:cpu|rbank~179 ; 1 ;
|
|
; light8080:cpu|rbank~58 ; 1 ;
|
|
; light8080:cpu|rbank~178 ; 1 ;
|
|
; light8080:cpu|rbank~34 ; 1 ;
|
|
; light8080:cpu|rbank~42 ; 1 ;
|
|
; light8080:cpu|rbank~50 ; 1 ;
|
|
; light8080:cpu|addr_low~5 ; 1 ;
|
|
; light8080:cpu|rbank~176 ; 1 ;
|
|
; light8080:cpu|rbank~120 ; 1 ;
|
|
; light8080:cpu|rbank~175 ; 1 ;
|
|
; light8080:cpu|rbank~96 ; 1 ;
|
|
; light8080:cpu|rbank~112 ; 1 ;
|
|
; light8080:cpu|rbank~104 ; 1 ;
|
|
; light8080:cpu|rbank~174 ; 1 ;
|
|
; light8080:cpu|rbank~173 ; 1 ;
|
|
; light8080:cpu|rbank~24 ; 1 ;
|
|
; light8080:cpu|rbank~172 ; 1 ;
|
|
; light8080:cpu|rbank~0 ; 1 ;
|
|
; light8080:cpu|rbank~8 ; 1 ;
|
|
; light8080:cpu|rbank~16 ; 1 ;
|
|
; light8080:cpu|rbank~171 ; 1 ;
|
|
; light8080:cpu|rbank~56 ; 1 ;
|
|
; light8080:cpu|rbank~170 ; 1 ;
|
|
; light8080:cpu|rbank~32 ; 1 ;
|
|
; light8080:cpu|rbank~48 ; 1 ;
|
|
; light8080:cpu|rbank~40 ; 1 ;
|
|
; light8080:cpu|rbank~169 ; 1 ;
|
|
; light8080:cpu|rbank~88 ; 1 ;
|
|
; light8080:cpu|rbank~168 ; 1 ;
|
|
; light8080:cpu|rbank~64 ; 1 ;
|
|
; light8080:cpu|rbank~72 ; 1 ;
|
|
; light8080:cpu|rbank~80 ; 1 ;
|
|
; light8080:cpu|addr_low~4 ; 1 ;
|
|
; light8080:cpu|rbank~166 ; 1 ;
|
|
; light8080:cpu|rbank~124 ; 1 ;
|
|
; light8080:cpu|rbank~165 ; 1 ;
|
|
; light8080:cpu|rbank~100 ; 1 ;
|
|
; light8080:cpu|rbank~116 ; 1 ;
|
|
; light8080:cpu|rbank~108 ; 1 ;
|
|
; light8080:cpu|rbank~164 ; 1 ;
|
|
; light8080:cpu|rbank~163 ; 1 ;
|
|
; light8080:cpu|rbank~28 ; 1 ;
|
|
; light8080:cpu|rbank~162 ; 1 ;
|
|
; light8080:cpu|rbank~4 ; 1 ;
|
|
; light8080:cpu|rbank~12 ; 1 ;
|
|
; light8080:cpu|rbank~20 ; 1 ;
|
|
; light8080:cpu|rbank~161 ; 1 ;
|
|
; light8080:cpu|rbank~60 ; 1 ;
|
|
; light8080:cpu|rbank~160 ; 1 ;
|
|
; light8080:cpu|rbank~36 ; 1 ;
|
|
; light8080:cpu|rbank~52 ; 1 ;
|
|
; light8080:cpu|rbank~44 ; 1 ;
|
|
; light8080:cpu|rbank~159 ; 1 ;
|
|
; light8080:cpu|rbank~92 ; 1 ;
|
|
; light8080:cpu|rbank~158 ; 1 ;
|
|
; light8080:cpu|rbank~68 ; 1 ;
|
|
; light8080:cpu|rbank~76 ; 1 ;
|
|
; light8080:cpu|rbank~84 ; 1 ;
|
|
; light8080:cpu|addr_low~3 ; 1 ;
|
|
; light8080:cpu|rbank~156 ; 1 ;
|
|
; light8080:cpu|rbank~125 ; 1 ;
|
|
; light8080:cpu|rbank~155 ; 1 ;
|
|
; light8080:cpu|rbank~29 ; 1 ;
|
|
; light8080:cpu|rbank~61 ; 1 ;
|
|
; light8080:cpu|rbank~93 ; 1 ;
|
|
; light8080:cpu|rbank~154 ; 1 ;
|
|
; light8080:cpu|rbank~153 ; 1 ;
|
|
; light8080:cpu|rbank~101 ; 1 ;
|
|
; light8080:cpu|rbank~152 ; 1 ;
|
|
; light8080:cpu|rbank~5 ; 1 ;
|
|
; light8080:cpu|rbank~69 ; 1 ;
|
|
; light8080:cpu|rbank~37 ; 1 ;
|
|
; light8080:cpu|rbank~151 ; 1 ;
|
|
; light8080:cpu|rbank~109 ; 1 ;
|
|
; light8080:cpu|rbank~150 ; 1 ;
|
|
; light8080:cpu|rbank~13 ; 1 ;
|
|
; light8080:cpu|rbank~45 ; 1 ;
|
|
; light8080:cpu|rbank~77 ; 1 ;
|
|
; light8080:cpu|rbank~149 ; 1 ;
|
|
; light8080:cpu|rbank~117 ; 1 ;
|
|
; light8080:cpu|rbank~148 ; 1 ;
|
|
; light8080:cpu|rbank~21 ; 1 ;
|
|
; light8080:cpu|rbank~85 ; 1 ;
|
|
; light8080:cpu|rbank~53 ; 1 ;
|
|
; light8080:cpu|addr_low~2 ; 1 ;
|
|
; light8080:cpu|rbank~146 ; 1 ;
|
|
; light8080:cpu|rbank~126 ; 1 ;
|
|
; light8080:cpu|rbank~145 ; 1 ;
|
|
; light8080:cpu|rbank~102 ; 1 ;
|
|
; light8080:cpu|rbank~110 ; 1 ;
|
|
; light8080:cpu|rbank~118 ; 1 ;
|
|
; light8080:cpu|rbank~144 ; 1 ;
|
|
; light8080:cpu|rbank~143 ; 1 ;
|
|
; light8080:cpu|rbank~30 ; 1 ;
|
|
; light8080:cpu|rbank~142 ; 1 ;
|
|
; light8080:cpu|rbank~6 ; 1 ;
|
|
; light8080:cpu|rbank~22 ; 1 ;
|
|
; light8080:cpu|rbank~14 ; 1 ;
|
|
; light8080:cpu|rbank~141 ; 1 ;
|
|
; light8080:cpu|rbank~94 ; 1 ;
|
|
; light8080:cpu|rbank~140 ; 1 ;
|
|
; light8080:cpu|rbank~70 ; 1 ;
|
|
; light8080:cpu|rbank~86 ; 1 ;
|
|
; light8080:cpu|rbank~78 ; 1 ;
|
|
; light8080:cpu|rbank~139 ; 1 ;
|
|
; light8080:cpu|rbank~62 ; 1 ;
|
|
; light8080:cpu|rbank~138 ; 1 ;
|
|
; light8080:cpu|rbank~38 ; 1 ;
|
|
; light8080:cpu|rbank~46 ; 1 ;
|
|
; light8080:cpu|rbank~54 ; 1 ;
|
|
; light8080:cpu|addr_low~0 ; 1 ;
|
|
; light8080:cpu|rbank~136 ; 1 ;
|
|
; light8080:cpu|rbank~127 ; 1 ;
|
|
; light8080:cpu|rbank~135 ; 1 ;
|
|
; light8080:cpu|rbank~31 ; 1 ;
|
|
; light8080:cpu|rbank~95 ; 1 ;
|
|
; light8080:cpu|rbank~63 ; 1 ;
|
|
; light8080:cpu|rbank~134 ; 1 ;
|
|
; light8080:cpu|rbank~133 ; 1 ;
|
|
; light8080:cpu|rbank~103 ; 1 ;
|
|
; light8080:cpu|rbank~132 ; 1 ;
|
|
; light8080:cpu|rbank~7 ; 1 ;
|
|
; light8080:cpu|rbank~39 ; 1 ;
|
|
; light8080:cpu|rbank~71 ; 1 ;
|
|
; light8080:cpu|Mux10~0 ; 1 ;
|
|
; light8080:cpu|IR[1] ; 1 ;
|
|
; light8080:cpu|rbank~131 ; 1 ;
|
|
; light8080:cpu|rbank~119 ; 1 ;
|
|
; light8080:cpu|rbank~130 ; 1 ;
|
|
; light8080:cpu|rbank~23 ; 1 ;
|
|
; light8080:cpu|rbank~55 ; 1 ;
|
|
; light8080:cpu|rbank~87 ; 1 ;
|
|
; light8080:cpu|Mux11~0 ; 1 ;
|
|
; light8080:cpu|IR[0] ; 1 ;
|
|
; light8080:cpu|rbank~129 ; 1 ;
|
|
; light8080:cpu|rbank~111 ; 1 ;
|
|
; light8080:cpu|rbank~128 ; 1 ;
|
|
; light8080:cpu|rbank~15 ; 1 ;
|
|
; light8080:cpu|Mux8~0 ; 1 ;
|
|
; light8080:cpu|rbank~79 ; 1 ;
|
|
; light8080:cpu|Mux9~0 ; 1 ;
|
|
; light8080:cpu|IR[2] ; 1 ;
|
|
; light8080:cpu|rbank~47 ; 1 ;
|
|
; light8080:cpu|Mux0~6 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[7] ; 1 ;
|
|
; cpu_din[7]~14 ; 1 ;
|
|
; io_dout[7] ; 1 ;
|
|
; light8080:cpu|uc_addr[7] ; 1 ;
|
|
; light8080:cpu|Mux1~4 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[6] ; 1 ;
|
|
; light8080:cpu|uc_addr[6] ; 1 ;
|
|
; cpu_din[6]~12 ; 1 ;
|
|
; io_dout[6] ; 1 ;
|
|
; light8080:cpu|Mux2~4 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[5] ; 1 ;
|
|
; intr_ctrl:intrc|cpu_inst[5] ; 1 ;
|
|
; cpu_din[5]~10 ; 1 ;
|
|
; io_dout[5] ; 1 ;
|
|
; light8080:cpu|uc_addr[5] ; 1 ;
|
|
; light8080:cpu|Mux3~4 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[4] ; 1 ;
|
|
; light8080:cpu|uc_addr[4] ; 1 ;
|
|
; intr_ctrl:intrc|cpu_inst[4] ; 1 ;
|
|
; cpu_din[4]~8 ; 1 ;
|
|
; io_dout[4] ; 1 ;
|
|
; light8080:cpu|Mux4~4 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[3] ; 1 ;
|
|
; light8080:cpu|uc_addr[3] ; 1 ;
|
|
; cpu_din[3]~6 ; 1 ;
|
|
; io_dout[3] ; 1 ;
|
|
; light8080:cpu|Mux5~7 ; 1 ;
|
|
; light8080:cpu|uc_do_jmp~1 ; 1 ;
|
|
; cpu_din[2]~4 ; 1 ;
|
|
; io_dout[2] ; 1 ;
|
|
; light8080:cpu|Mux5~5 ; 1 ;
|
|
; light8080:cpu|Mux5~4 ; 1 ;
|
|
; light8080:cpu|uc_addr[2] ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[2] ; 1 ;
|
|
; light8080:cpu|Mux6~4 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[1] ; 1 ;
|
|
; cpu_din[1]~2 ; 1 ;
|
|
; io_dout[1] ; 1 ;
|
|
; light8080:cpu|uc_addr[1] ; 1 ;
|
|
; light8080:cpu|Mux7~4 ; 1 ;
|
|
; light8080:cpu|uc_ret_addr[0] ; 1 ;
|
|
; light8080:cpu|uc_addr[0] ; 1 ;
|
|
; cpu_din[0]~0 ; 1 ;
|
|
; io_dout[0] ; 1 ;
|
|
; uart:uart|txShiftReg~3 ; 1 ;
|
|
; uart:uart|txShiftReg[2] ; 1 ;
|
|
; p2dir[7] ; 1 ;
|
|
; p2reg[7] ; 1 ;
|
|
; p2dir[6] ; 1 ;
|
|
; p2reg[6] ; 1 ;
|
|
; p2dir[5] ; 1 ;
|
|
; p2reg[5] ; 1 ;
|
|
; p2dir[4] ; 1 ;
|
|
; p2reg[4] ; 1 ;
|
|
; p2dir[3] ; 1 ;
|
|
; p2reg[3] ; 1 ;
|
|
; p2dir[2] ; 1 ;
|
|
; p2reg[2] ; 1 ;
|
|
; p2dir[1] ; 1 ;
|
|
; p2reg[1] ; 1 ;
|
|
; p2dir[0] ; 1 ;
|
|
; p2reg[0] ; 1 ;
|
|
; p1dir[7] ; 1 ;
|
|
; p1reg[7] ; 1 ;
|
|
; p1dir[6] ; 1 ;
|
|
; p1reg[6] ; 1 ;
|
|
; p1dir[5] ; 1 ;
|
|
; p1reg[5] ; 1 ;
|
|
; p1dir[4] ; 1 ;
|
|
; p1reg[4] ; 1 ;
|
|
; p1dir[3] ; 1 ;
|
|
; p1reg[3] ; 1 ;
|
|
; p1dir[2] ; 1 ;
|
|
; p1reg[2] ; 1 ;
|
|
; p1dir[1] ; 1 ;
|
|
; p1reg[1] ; 1 ;
|
|
; p1dir[0] ; 1 ;
|
|
; p1reg[0] ; 1 ;
|
|
; uart:uart|txBusy~2 ; 1 ;
|
|
; uart:uart|txBusy~1 ; 1 ;
|
|
; uart:uart|txBusy~0 ; 1 ;
|
|
; uart:uart|Equal5~9 ; 1 ;
|
|
; uart:uart|Equal5~8 ; 1 ;
|
|
; uartbaud[15] ; 1 ;
|
|
; uartbaud[14] ; 1 ;
|
|
; uart:uart|Equal5~7 ; 1 ;
|
|
; uartbaud[13] ; 1 ;
|
|
; uartbaud[12] ; 1 ;
|
|
; uart:uart|Equal5~6 ; 1 ;
|
|
; uartbaud[11] ; 1 ;
|
|
; uartbaud[10] ; 1 ;
|
|
; uart:uart|Equal5~5 ; 1 ;
|
|
; uartbaud[9] ; 1 ;
|
|
; uartbaud[8] ; 1 ;
|
|
; uart:uart|Equal5~4 ; 1 ;
|
|
; uart:uart|Equal5~3 ; 1 ;
|
|
; uartbaud[7] ; 1 ;
|
|
; uartbaud[6] ; 1 ;
|
|
; uart:uart|Equal5~2 ; 1 ;
|
|
; uartbaud[5] ; 1 ;
|
|
; uartbaud[4] ; 1 ;
|
|
; uart:uart|Equal5~1 ; 1 ;
|
|
; uartbaud[3] ; 1 ;
|
|
; uartbaud[2] ; 1 ;
|
|
; uart:uart|Equal5~0 ; 1 ;
|
|
; uartbaud[1] ; 1 ;
|
|
; uartbaud[0] ; 1 ;
|
|
; uart:uart|txShiftReg~1 ; 1 ;
|
|
; uart:uart|txShiftReg[1] ; 1 ;
|
|
; uart:uart|serOut~0 ; 1 ;
|
|
; uart:uart|txShiftReg[0] ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a14 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a9 ; 1 ;
|
|
; uart:uart|rxBitCnt[3]~10 ; 1 ;
|
|
; uart:uart|rxBitCnt[2]~9 ; 1 ;
|
|
; uart:uart|rxBitCnt[2]~8 ; 1 ;
|
|
; uart:uart|rxBitCnt[1]~7 ; 1 ;
|
|
; uart:uart|rxBitCnt[1]~6 ; 1 ;
|
|
; uart:uart|rxBitCnt[0]~5 ; 1 ;
|
|
; uart:uart|rxBitCnt[0]~4 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a7 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a8 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a15 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a16 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a22 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a23 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a24 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a6 ; 1 ;
|
|
; light8080:cpu|Add3~12 ; 1 ;
|
|
; light8080:cpu|Add3~11 ; 1 ;
|
|
; light8080:cpu|Add3~10 ; 1 ;
|
|
; light8080:cpu|Add3~9 ; 1 ;
|
|
; light8080:cpu|Add3~8 ; 1 ;
|
|
; light8080:cpu|Add3~7 ; 1 ;
|
|
; light8080:cpu|Add3~6 ; 1 ;
|
|
; light8080:cpu|Add3~5 ; 1 ;
|
|
; light8080:cpu|Add3~4 ; 1 ;
|
|
; light8080:cpu|Add3~3 ; 1 ;
|
|
; light8080:cpu|Add3~2 ; 1 ;
|
|
; light8080:cpu|Add3~1 ; 1 ;
|
|
; light8080:cpu|Add3~0 ; 1 ;
|
|
; light8080:cpu|daa_res9[3] ; 1 ;
|
|
; light8080:cpu|daa_res9[2] ; 1 ;
|
|
; light8080:cpu|daa_res9[4] ; 1 ;
|
|
; light8080:cpu|Add1~17 ; 1 ;
|
|
; light8080:cpu|Add1~16 ; 1 ;
|
|
; light8080:cpu|Add1~15 ; 1 ;
|
|
; light8080:cpu|Add1~14 ; 1 ;
|
|
; light8080:cpu|Add1~13 ; 1 ;
|
|
; light8080:cpu|Add1~12 ; 1 ;
|
|
; light8080:cpu|Add1~11 ; 1 ;
|
|
; light8080:cpu|Add1~10 ; 1 ;
|
|
; light8080:cpu|Add1~9 ; 1 ;
|
|
; light8080:cpu|Add1~8 ; 1 ;
|
|
; light8080:cpu|Add1~7 ; 1 ;
|
|
; light8080:cpu|Add1~6 ; 1 ;
|
|
; light8080:cpu|Add1~5 ; 1 ;
|
|
; light8080:cpu|Add1~4 ; 1 ;
|
|
; light8080:cpu|daa_res9[7] ; 1 ;
|
|
; light8080:cpu|Add1~3 ; 1 ;
|
|
; light8080:cpu|Add1~2 ; 1 ;
|
|
; light8080:cpu|Add1~1 ; 1 ;
|
|
; uart:uart|txBitCnt[3]~11 ; 1 ;
|
|
; uart:uart|txBitCnt[2]~10 ; 1 ;
|
|
; uart:uart|txBitCnt[2]~9 ; 1 ;
|
|
; uart:uart|txBitCnt[1]~8 ; 1 ;
|
|
; uart:uart|txBitCnt[1]~7 ; 1 ;
|
|
; uart:uart|txBitCnt[0]~5 ; 1 ;
|
|
; uart:uart|txBitCnt[0]~4 ; 1 ;
|
|
; uart:uart|baudCount[15]~46 ; 1 ;
|
|
; uart:uart|baudCount[14]~45 ; 1 ;
|
|
; uart:uart|baudCount[14]~44 ; 1 ;
|
|
; uart:uart|baudCount[13]~43 ; 1 ;
|
|
; uart:uart|baudCount[13]~42 ; 1 ;
|
|
; uart:uart|baudCount[12]~41 ; 1 ;
|
|
; uart:uart|baudCount[12]~40 ; 1 ;
|
|
; uart:uart|baudCount[11]~39 ; 1 ;
|
|
; uart:uart|baudCount[11]~38 ; 1 ;
|
|
; uart:uart|baudCount[10]~37 ; 1 ;
|
|
; uart:uart|baudCount[10]~36 ; 1 ;
|
|
; uart:uart|baudCount[9]~35 ; 1 ;
|
|
; uart:uart|baudCount[9]~34 ; 1 ;
|
|
; uart:uart|baudCount[8]~33 ; 1 ;
|
|
; uart:uart|baudCount[8]~32 ; 1 ;
|
|
; uart:uart|baudCount[7]~31 ; 1 ;
|
|
; uart:uart|baudCount[7]~30 ; 1 ;
|
|
; uart:uart|baudCount[6]~29 ; 1 ;
|
|
; uart:uart|baudCount[6]~28 ; 1 ;
|
|
; uart:uart|baudCount[5]~27 ; 1 ;
|
|
; uart:uart|baudCount[5]~26 ; 1 ;
|
|
; uart:uart|baudCount[4]~25 ; 1 ;
|
|
; uart:uart|baudCount[4]~24 ; 1 ;
|
|
; uart:uart|baudCount[3]~23 ; 1 ;
|
|
; uart:uart|baudCount[3]~22 ; 1 ;
|
|
; uart:uart|baudCount[2]~21 ; 1 ;
|
|
; uart:uart|baudCount[2]~20 ; 1 ;
|
|
; uart:uart|baudCount[1]~19 ; 1 ;
|
|
; uart:uart|baudCount[1]~18 ; 1 ;
|
|
; uart:uart|baudCount[0]~17 ; 1 ;
|
|
; uart:uart|baudCount[0]~16 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a7 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[6]~13 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a6 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a5 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[5]~11 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[4]~9 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a4 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a10 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a11 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a17 ; 1 ;
|
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a18 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[3]~7 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a3 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a2 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[2]~5 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a1 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[1]~3 ; 1 ;
|
|
; light8080:cpu|addr_plus_1[0]~1 ; 1 ;
|
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ram_block1a0 ; 1 ;
|
|
; uart:uart|txBaudCnt[3]~10 ; 1 ;
|
|
; uart:uart|txBaudCnt[2]~9 ; 1 ;
|
|
; uart:uart|txBaudCnt[2]~8 ; 1 ;
|
|
; uart:uart|txBaudCnt[1]~7 ; 1 ;
|
|
; uart:uart|txBaudCnt[1]~6 ; 1 ;
|
|
; uart:uart|txBaudCnt[0]~5 ; 1 ;
|
|
; uart:uart|txBaudCnt[0]~4 ; 1 ;
|
+------------------------------------------------------------------------------------------------+---------+
|
+------------------------------------------------------------------------------------------------+---------+
|
|
|
|
|
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
|
; Fitter RAM Summary ;
|
; Fitter RAM Summary ;
|
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------+
|
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+-----------------------------------------------------------------------------------------------------+
|
; Name ; Type ; Mode ; Clock Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF ; Location ;
|
; Name ; Type ; Mode ; Clock Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF ; Location ;
|
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------+
|
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+-----------------------------------------------------------------------------------------------------+
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; Single Clock ; 512 ; 32 ; -- ; -- ; yes ; no ; -- ; -- ; 16384 ; 512 ; 29 ; -- ; -- ; 14848 ; 4 ; db/l80soc.rom0_micro_rom_cd0ab125.hdl.mif ; M4K_X11_Y14, M4K_X11_Y15, M4K_X11_Y13, M4K_X11_Y12 ;
|
; light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; Single Clock ; 512 ; 32 ; -- ; -- ; yes ; no ; -- ; -- ; 16384 ; 512 ; 29 ; -- ; -- ; 14848 ; 4 ; db/l80soc.rom0_micro_rom_cd0ab125.hdl.mif ; M4K_X27_Y16, M4K_X27_Y13, M4K_X27_Y17, M4K_X27_Y18 ;
|
; ram_image:ram|altsyncram:ram_rtl_1|altsyncram_9il1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096 ; 8 ; 4096 ; 8 ; yes ; no ; yes ; no ; 32768 ; 4096 ; 8 ; 4096 ; 8 ; 32768 ; 8 ; db/l80soc.ram0_ram_image_778cd75f.hdl.mif ; M4K_X27_Y17, M4K_X27_Y12, M4K_X27_Y13, M4K_X27_Y14, M4K_X27_Y11, M4K_X27_Y16, M4K_X11_Y16, M4K_X27_Y15 ;
|
; ram_image:ram|altsyncram:ram_rtl_0|altsyncram_tv81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 4096 ; 8 ; -- ; -- ; yes ; no ; -- ; -- ; 32768 ; 4096 ; 8 ; -- ; -- ; 32768 ; 8 ; db/l80soc.ram0_ram_image_778cd75f.hdl.mif ; M4K_X27_Y15, M4K_X27_Y12, M4K_X27_Y10, M4K_X27_Y14, M4K_X27_Y11, M4K_X27_Y9, M4K_X27_Y8, M4K_X27_Y7 ;
|
+---------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+--------------------------------------------------------------------------------------------------------+
|
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------+-----------------------------------------------------------------------------------------------------+
|
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.
|
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.
|
|
|
|
|
+-----------------------------------------------------+
|
+-----------------------------------------------------+
|
; Interconnect Usage Summary ;
|
; Interconnect Usage Summary ;
|
+----------------------------+------------------------+
|
+----------------------------+------------------------+
|
; Interconnect Resource Type ; Usage ;
|
; Interconnect Resource Type ; Usage ;
|
+----------------------------+------------------------+
|
+----------------------------+------------------------+
|
; Block interconnects ; 1,081 / 26,052 ( 4 % ) ;
|
; Block interconnects ; 1,103 / 26,052 ( 4 % ) ;
|
; C16 interconnects ; 4 / 1,156 ( < 1 % ) ;
|
; C16 interconnects ; 9 / 1,156 ( < 1 % ) ;
|
; C4 interconnects ; 469 / 17,952 ( 3 % ) ;
|
; C4 interconnects ; 602 / 17,952 ( 3 % ) ;
|
; Direct links ; 175 / 26,052 ( < 1 % ) ;
|
; Direct links ; 140 / 26,052 ( < 1 % ) ;
|
; Global clocks ; 2 / 8 ( 25 % ) ;
|
; Global clocks ; 2 / 8 ( 25 % ) ;
|
; Local interconnects ; 306 / 8,256 ( 4 % ) ;
|
; Local interconnects ; 299 / 8,256 ( 4 % ) ;
|
; R24 interconnects ; 23 / 1,020 ( 2 % ) ;
|
; R24 interconnects ; 8 / 1,020 ( < 1 % ) ;
|
; R4 interconnects ; 621 / 22,440 ( 3 % ) ;
|
; R4 interconnects ; 481 / 22,440 ( 2 % ) ;
|
+----------------------------+------------------------+
|
+----------------------------+------------------------+
|
|
|
|
|
+----------------------------------------------------------------------------+
|
+----------------------------------------------------------------------------+
|
; LAB Logic Elements ;
|
; LAB Logic Elements ;
|
+---------------------------------------------+------------------------------+
|
+---------------------------------------------+------------------------------+
|
; Number of Logic Elements (Average = 12.19) ; Number of LABs (Total = 53) ;
|
; Number of Logic Elements (Average = 12.37) ; Number of LABs (Total = 51) ;
|
+---------------------------------------------+------------------------------+
|
+---------------------------------------------+------------------------------+
|
; 1 ; 5 ;
|
; 1 ; 2 ;
|
; 2 ; 2 ;
|
; 2 ; 2 ;
|
; 3 ; 1 ;
|
; 3 ; 0 ;
|
; 4 ; 0 ;
|
; 4 ; 0 ;
|
; 5 ; 0 ;
|
; 5 ; 3 ;
|
; 6 ; 2 ;
|
; 6 ; 1 ;
|
; 7 ; 1 ;
|
; 7 ; 0 ;
|
; 8 ; 1 ;
|
; 8 ; 3 ;
|
; 9 ; 0 ;
|
; 9 ; 1 ;
|
; 10 ; 3 ;
|
; 10 ; 1 ;
|
; 11 ; 3 ;
|
; 11 ; 2 ;
|
; 12 ; 1 ;
|
; 12 ; 3 ;
|
; 13 ; 1 ;
|
; 13 ; 2 ;
|
; 14 ; 3 ;
|
; 14 ; 7 ;
|
; 15 ; 3 ;
|
; 15 ; 5 ;
|
; 16 ; 27 ;
|
; 16 ; 19 ;
|
+---------------------------------------------+------------------------------+
|
+---------------------------------------------+------------------------------+
|
|
|
|
|
+-------------------------------------------------------------------+
|
+-------------------------------------------------------------------+
|
; LAB-wide Signals ;
|
; LAB-wide Signals ;
|
+------------------------------------+------------------------------+
|
+------------------------------------+------------------------------+
|
; LAB-wide Signals (Average = 1.87) ; Number of LABs (Total = 53) ;
|
; LAB-wide Signals (Average = 1.78) ; Number of LABs (Total = 51) ;
|
+------------------------------------+------------------------------+
|
+------------------------------------+------------------------------+
|
; 1 Async. clear ; 17 ;
|
; 1 Async. clear ; 16 ;
|
; 1 Clock ; 49 ;
|
; 1 Clock ; 47 ;
|
; 1 Clock enable ; 17 ;
|
; 1 Clock enable ; 12 ;
|
; 1 Sync. clear ; 2 ;
|
; 1 Sync. clear ; 7 ;
|
; 2 Clock enables ; 14 ;
|
; 1 Sync. load ; 1 ;
|
|
; 2 Clock enables ; 8 ;
|
+------------------------------------+------------------------------+
|
+------------------------------------+------------------------------+
|
|
|
|
|
+-----------------------------------------------------------------------------+
|
+-----------------------------------------------------------------------------+
|
; LAB Signals Sourced ;
|
; LAB Signals Sourced ;
|
+----------------------------------------------+------------------------------+
|
+----------------------------------------------+------------------------------+
|
; Number of Signals Sourced (Average = 17.79) ; Number of LABs (Total = 53) ;
|
; Number of Signals Sourced (Average = 18.61) ; Number of LABs (Total = 51) ;
|
+----------------------------------------------+------------------------------+
|
+----------------------------------------------+------------------------------+
|
; 0 ; 0 ;
|
; 0 ; 0 ;
|
; 1 ; 3 ;
|
; 1 ; 1 ;
|
; 2 ; 3 ;
|
; 2 ; 3 ;
|
; 3 ; 1 ;
|
; 3 ; 0 ;
|
; 4 ; 0 ;
|
; 4 ; 0 ;
|
; 5 ; 1 ;
|
; 5 ; 0 ;
|
; 6 ; 0 ;
|
; 6 ; 1 ;
|
; 7 ; 0 ;
|
; 7 ; 1 ;
|
; 8 ; 0 ;
|
; 8 ; 1 ;
|
; 9 ; 0 ;
|
; 9 ; 0 ;
|
; 10 ; 2 ;
|
; 10 ; 0 ;
|
; 11 ; 1 ;
|
; 11 ; 0 ;
|
; 12 ; 2 ;
|
; 12 ; 2 ;
|
; 13 ; 0 ;
|
; 13 ; 0 ;
|
; 14 ; 1 ;
|
; 14 ; 4 ;
|
; 15 ; 1 ;
|
; 15 ; 2 ;
|
; 16 ; 3 ;
|
; 16 ; 2 ;
|
; 17 ; 4 ;
|
; 17 ; 1 ;
|
; 18 ; 4 ;
|
; 18 ; 1 ;
|
; 19 ; 1 ;
|
; 19 ; 3 ;
|
; 20 ; 1 ;
|
; 20 ; 5 ;
|
; 21 ; 2 ;
|
; 21 ; 5 ;
|
; 22 ; 4 ;
|
; 22 ; 5 ;
|
; 23 ; 3 ;
|
; 23 ; 1 ;
|
; 24 ; 7 ;
|
; 24 ; 3 ;
|
; 25 ; 2 ;
|
; 25 ; 3 ;
|
; 26 ; 3 ;
|
; 26 ; 0 ;
|
; 27 ; 1 ;
|
; 27 ; 2 ;
|
; 28 ; 0 ;
|
; 28 ; 1 ;
|
; 29 ; 1 ;
|
; 29 ; 2 ;
|
; 30 ; 0 ;
|
; 30 ; 1 ;
|
; 31 ; 0 ;
|
; 31 ; 0 ;
|
; 32 ; 2 ;
|
; 32 ; 1 ;
|
+----------------------------------------------+------------------------------+
|
+----------------------------------------------+------------------------------+
|
|
|
|
|
+--------------------------------------------------------------------------------+
|
+--------------------------------------------------------------------------------+
|
; LAB Signals Sourced Out ;
|
; LAB Signals Sourced Out ;
|
+-------------------------------------------------+------------------------------+
|
+-------------------------------------------------+------------------------------+
|
; Number of Signals Sourced Out (Average = 8.58) ; Number of LABs (Total = 53) ;
|
; Number of Signals Sourced Out (Average = 8.88) ; Number of LABs (Total = 51) ;
|
+-------------------------------------------------+------------------------------+
|
+-------------------------------------------------+------------------------------+
|
; 0 ; 0 ;
|
; 0 ; 0 ;
|
; 1 ; 6 ;
|
; 1 ; 3 ;
|
; 2 ; 3 ;
|
; 2 ; 3 ;
|
; 3 ; 1 ;
|
; 3 ; 2 ;
|
; 4 ; 3 ;
|
; 4 ; 3 ;
|
; 5 ; 1 ;
|
; 5 ; 3 ;
|
; 6 ; 2 ;
|
; 6 ; 3 ;
|
; 7 ; 5 ;
|
; 7 ; 1 ;
|
; 8 ; 6 ;
|
; 8 ; 4 ;
|
; 9 ; 4 ;
|
; 9 ; 1 ;
|
; 10 ; 4 ;
|
; 10 ; 6 ;
|
; 11 ; 3 ;
|
; 11 ; 7 ;
|
; 12 ; 3 ;
|
; 12 ; 3 ;
|
; 13 ; 2 ;
|
; 13 ; 3 ;
|
; 14 ; 2 ;
|
; 14 ; 5 ;
|
; 15 ; 1 ;
|
; 15 ; 1 ;
|
; 16 ; 6 ;
|
; 16 ; 3 ;
|
; 17 ; 0 ;
|
|
; 18 ; 1 ;
|
|
+-------------------------------------------------+------------------------------+
|
+-------------------------------------------------+------------------------------+
|
|
|
|
|
+-----------------------------------------------------------------------------+
|
+-----------------------------------------------------------------------------+
|
; LAB Distinct Inputs ;
|
; LAB Distinct Inputs ;
|
+----------------------------------------------+------------------------------+
|
+----------------------------------------------+------------------------------+
|
; Number of Distinct Inputs (Average = 16.68) ; Number of LABs (Total = 53) ;
|
; Number of Distinct Inputs (Average = 18.25) ; Number of LABs (Total = 51) ;
|
+----------------------------------------------+------------------------------+
|
+----------------------------------------------+------------------------------+
|
; 0 ; 0 ;
|
; 0 ; 0 ;
|
; 1 ; 0 ;
|
; 1 ; 0 ;
|
; 2 ; 0 ;
|
; 2 ; 0 ;
|
; 3 ; 3 ;
|
; 3 ; 2 ;
|
; 4 ; 4 ;
|
; 4 ; 0 ;
|
; 5 ; 3 ;
|
; 5 ; 2 ;
|
; 6 ; 2 ;
|
; 6 ; 1 ;
|
; 7 ; 1 ;
|
; 7 ; 4 ;
|
; 8 ; 1 ;
|
; 8 ; 1 ;
|
; 9 ; 2 ;
|
; 9 ; 0 ;
|
; 10 ; 0 ;
|
; 10 ; 1 ;
|
; 11 ; 1 ;
|
; 11 ; 1 ;
|
; 12 ; 1 ;
|
; 12 ; 1 ;
|
; 13 ; 0 ;
|
; 13 ; 1 ;
|
; 14 ; 2 ;
|
; 14 ; 3 ;
|
; 15 ; 4 ;
|
; 15 ; 3 ;
|
; 16 ; 1 ;
|
; 16 ; 1 ;
|
; 17 ; 0 ;
|
; 17 ; 1 ;
|
; 18 ; 4 ;
|
; 18 ; 1 ;
|
; 19 ; 1 ;
|
; 19 ; 2 ;
|
; 20 ; 2 ;
|
; 20 ; 1 ;
|
; 21 ; 1 ;
|
; 21 ; 2 ;
|
; 22 ; 2 ;
|
; 22 ; 3 ;
|
; 23 ; 5 ;
|
; 23 ; 2 ;
|
; 24 ; 2 ;
|
; 24 ; 5 ;
|
; 25 ; 2 ;
|
; 25 ; 2 ;
|
; 26 ; 1 ;
|
; 26 ; 5 ;
|
; 27 ; 0 ;
|
; 27 ; 1 ;
|
; 28 ; 2 ;
|
; 28 ; 1 ;
|
; 29 ; 2 ;
|
; 29 ; 1 ;
|
; 30 ; 1 ;
|
; 30 ; 0 ;
|
; 31 ; 3 ;
|
; 31 ; 3 ;
|
+----------------------------------------------+------------------------------+
|
+----------------------------------------------+------------------------------+
|
|
|
|
|
+-------------------------------------------------------------------------+
|
+-------------------------------------------------------------------------+
|
| Line 993... |
Line 1973... |
; Low Junction Temperature ; 0 °C ;
|
; Low Junction Temperature ; 0 °C ;
|
; High Junction Temperature ; 85 °C ;
|
; High Junction Temperature ; 85 °C ;
|
+---------------------------+--------+
|
+---------------------------+--------+
|
|
|
|
|
+------------------------------------------------------------+
|
|
; Estimated Delay Added for Hold Timing ;
|
|
+-----------------+----------------------+-------------------+
|
|
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
|
|
+-----------------+----------------------+-------------------+
|
|
|
|
|
|
+-----------------+
|
+-----------------+
|
; Fitter Messages ;
|
; Fitter Messages ;
|
+-----------------+
|
+-----------------+
|
Info: *******************************************************************
|
Info: *******************************************************************
|
Info: Running Quartus II Fitter
|
Info: Running Quartus II 32-bit Fitter
|
Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
|
Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
|
Info: Processing started: Sat Mar 03 19:53:56 2012
|
Info: Processing started: Sun Apr 29 15:05:36 2012
|
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off l80soc -c l80soc
|
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off l80soc -c l80soc
|
Info: Selected device EP2C8Q208C8 for design "l80soc"
|
Warning (20028): Parallel compilation is not licensed and has been disabled
|
Info: Low junction temperature is 0 degrees C
|
Info (119006): Selected device EP2C8Q208C8 for design "l80soc"
|
Info: High junction temperature is 85 degrees C
|
Info (21077): Low junction temperature is 0 degrees C
|
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
|
Info (21077): High junction temperature is 85 degrees C
|
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
|
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
|
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
|
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
|
Info: Device EP2C5Q208C8 is compatible
|
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
|
Info: Device EP2C5Q208I8 is compatible
|
Info (176445): Device EP2C5Q208C8 is compatible
|
Info: Device EP2C8Q208I8 is compatible
|
Info (176445): Device EP2C5Q208I8 is compatible
|
Info: Fitter converted 3 user pins into dedicated programming pins
|
Info (176445): Device EP2C8Q208I8 is compatible
|
Info: Pin ~ASDO~ is reserved at location 1
|
Info (169124): Fitter converted 3 user pins into dedicated programming pins
|
Info: Pin ~nCSO~ is reserved at location 2
|
Info (169125): Pin ~ASDO~ is reserved at location 1
|
Info: Pin ~LVDS54p/nCEO~ is reserved at location 108
|
Info (169125): Pin ~nCSO~ is reserved at location 2
|
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
|
Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 108
|
Critical Warning: No exact pin location assignment(s) for 24 pins of 24 total pins
|
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
|
Info: Pin p1dio[0] not assigned to an exact location on the device
|
Critical Warning (169085): No exact pin location assignment(s) for 24 pins of 24 total pins
|
Info: Pin p1dio[1] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[0] not assigned to an exact location on the device
|
Info: Pin p1dio[2] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[1] not assigned to an exact location on the device
|
Info: Pin p1dio[3] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[2] not assigned to an exact location on the device
|
Info: Pin p1dio[4] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[3] not assigned to an exact location on the device
|
Info: Pin p1dio[5] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[4] not assigned to an exact location on the device
|
Info: Pin p1dio[6] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[5] not assigned to an exact location on the device
|
Info: Pin p1dio[7] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[6] not assigned to an exact location on the device
|
Info: Pin p2dio[0] not assigned to an exact location on the device
|
Info (169086): Pin p1dio[7] not assigned to an exact location on the device
|
Info: Pin p2dio[1] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[0] not assigned to an exact location on the device
|
Info: Pin p2dio[2] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[1] not assigned to an exact location on the device
|
Info: Pin p2dio[3] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[2] not assigned to an exact location on the device
|
Info: Pin p2dio[4] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[3] not assigned to an exact location on the device
|
Info: Pin p2dio[5] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[4] not assigned to an exact location on the device
|
Info: Pin p2dio[6] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[5] not assigned to an exact location on the device
|
Info: Pin p2dio[7] not assigned to an exact location on the device
|
Info (169086): Pin p2dio[6] not assigned to an exact location on the device
|
Info: Pin txd not assigned to an exact location on the device
|
Info (169086): Pin p2dio[7] not assigned to an exact location on the device
|
Info: Pin clock not assigned to an exact location on the device
|
Info (169086): Pin txd not assigned to an exact location on the device
|
Info: Pin reset not assigned to an exact location on the device
|
Info (169086): Pin clock not assigned to an exact location on the device
|
Info: Pin extint[1] not assigned to an exact location on the device
|
Info (169086): Pin reset not assigned to an exact location on the device
|
Info: Pin extint[3] not assigned to an exact location on the device
|
Info (169086): Pin extint[1] not assigned to an exact location on the device
|
Info: Pin extint[2] not assigned to an exact location on the device
|
Info (169086): Pin extint[3] not assigned to an exact location on the device
|
Info: Pin extint[0] not assigned to an exact location on the device
|
Info (169086): Pin extint[2] not assigned to an exact location on the device
|
Info: Pin rxd not assigned to an exact location on the device
|
Info (169086): Pin extint[0] not assigned to an exact location on the device
|
Info: Timing-driven compilation is using the Classic Timing Analyzer
|
Info (169086): Pin rxd not assigned to an exact location on the device
|
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
|
Critical Warning (332012): Synopsys Design Constraints File file not found: 'l80soc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
|
Info: Automatically promoted node clock (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
|
Info (336004): TimeQuest will use the Classic Timing Analyzer's FMAX_REQUIREMENT assignment (or --fmax command-line argument) as default timing requirement. Any other Classic Timing Analyzer assignment will be ignored.
|
Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
|
Info (332144): No user constrained base clocks found in the design
|
Info: Automatically promoted node reset (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
|
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
|
Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
|
Info (332111): Found 1 clocks
|
Info: Following destination nodes may be non-global or may not use global or regional clocks
|
Info (332111): Period Clock Name
|
Info: Destination node light8080:cpu|inte_reg
|
Info (332111): ======== ============
|
Info: Destination node light8080:cpu|condition_reg
|
Info (332111): 1.000 clock
|
Info: Destination node light8080:cpu|inta_reg
|
Info (176353): Automatically promoted node clock (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
|
Info: Destination node light8080:cpu|delayed_ei
|
Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
|
Info: Destination node light8080:cpu|flag_reg[0]
|
Info (176353): Automatically promoted node reset (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
|
Info: Destination node light8080:cpu|flag_reg[6]
|
Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
|
Info: Destination node light8080:cpu|flag_reg[2]
|
Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
|
Info: Destination node light8080:cpu|int_pending
|
Info (176357): Destination node light8080:cpu|inte_reg
|
Info: Destination node light8080:cpu|daa_res9[1]
|
Info (176357): Destination node light8080:cpu|inta_reg
|
Info: Destination node light8080:cpu|daa_res9[2]
|
Info (176357): Destination node light8080:cpu|condition_reg
|
Info: Non-global destination nodes limited to 10 nodes
|
Info (176357): Destination node light8080:cpu|delayed_ei
|
Info: Starting register packing
|
Info (176357): Destination node light8080:cpu|int_pending
|
Extra Info: Performing register packing on registers with non-logic cell location assignments
|
Info (176357): Destination node light8080:cpu|flag_reg[0]
|
Extra Info: Completed register packing on registers with non-logic cell location assignments
|
Info (176357): Destination node light8080:cpu|flag_reg[6]
|
Extra Info: Started Fast Input/Output/OE register processing
|
Info (176357): Destination node light8080:cpu|flag_reg[2]
|
Extra Info: Finished Fast Input/Output/OE register processing
|
Info (176357): Destination node light8080:cpu|daa_res9[1]
|
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
|
Info (176357): Destination node light8080:cpu|daa_res9[2]
|
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
|
Info (176358): Non-global destination nodes limited to 10 nodes
|
Info: Finished register packing
|
Info (176233): Starting register packing
|
Extra Info: No registers were packed into other blocks
|
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
|
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
|
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
|
Info: Number of I/O pins in group: 22 (unused VREF, 3.3V VCCIO, 5 input, 1 output, 16 bidirectional)
|
Extra Info (176236): Started Fast Input/Output/OE register processing
|
Info: I/O standards used: 3.3-V LVTTL.
|
Extra Info (176237): Finished Fast Input/Output/OE register processing
|
Info: I/O bank details before I/O pin placement
|
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
|
Info: Statistics of I/O banks
|
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
|
Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used -- 28 pins available
|
Info (176235): Finished register packing
|
Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 35 pins available
|
Extra Info (176219): No registers were packed into other blocks
|
Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 34 pins available
|
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
|
Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 36 pins available
|
Info (176211): Number of I/O pins in group: 22 (unused VREF, 3.3V VCCIO, 5 input, 1 output, 16 bidirectional)
|
Info: Fitter preparation operations ending: elapsed time is 00:00:01
|
Info (176212): I/O standards used: 3.3-V LVTTL.
|
Info: Fitter placement preparation operations beginning
|
Info (176215): I/O bank details before I/O pin placement
|
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
|
Info (176214): Statistics of I/O banks
|
Info: Fitter placement operations beginning
|
Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used -- 28 pins available
|
Info: Fitter placement was successful
|
Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 35 pins available
|
Info: Fitter placement operations ending: elapsed time is 00:00:02
|
Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 34 pins available
|
Info: Estimated most critical path is memory to memory delay of 14.801 ns
|
Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 36 pins available
|
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X11_Y13; Fanout = 1; MEM Node = 'light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a16~porta_address_reg8'
|
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
|
Info: 2: + IC(0.000 ns) + CELL(3.761 ns) = 3.761 ns; Loc. = M4K_X11_Y13; Fanout = 1; MEM Node = 'light8080:cpu|micro_rom:rom|altsyncram:Ram0_rtl_0|altsyncram_ts61:auto_generated|ram_block1a16'
|
Info (170189): Fitter placement preparation operations beginning
|
Info: 3: + IC(2.001 ns) + CELL(0.624 ns) = 6.386 ns; Loc. = LAB_X24_Y15; Fanout = 1; COMB Node = 'light8080:cpu|Mux10~0'
|
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
|
Info: 4: + IC(0.160 ns) + CELL(0.651 ns) = 7.197 ns; Loc. = LAB_X24_Y15; Fanout = 31; COMB Node = 'light8080:cpu|Mux10~1'
|
Info (170191): Fitter placement operations beginning
|
Info: 5: + IC(1.158 ns) + CELL(0.370 ns) = 8.725 ns; Loc. = LAB_X24_Y14; Fanout = 1; COMB Node = 'light8080:cpu|rbank~182'
|
Info (170137): Fitter placement was successful
|
Info: 6: + IC(0.441 ns) + CELL(0.366 ns) = 9.532 ns; Loc. = LAB_X24_Y14; Fanout = 1; COMB Node = 'light8080:cpu|rbank~183'
|
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
|
Info: 7: + IC(1.697 ns) + CELL(0.206 ns) = 11.435 ns; Loc. = LAB_X26_Y15; Fanout = 1; COMB Node = 'light8080:cpu|rbank~184'
|
Info (170193): Fitter routing operations beginning
|
Info: 8: + IC(0.441 ns) + CELL(0.366 ns) = 12.242 ns; Loc. = LAB_X26_Y15; Fanout = 19; COMB Node = 'light8080:cpu|rbank~187'
|
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
|
Info: 9: + IC(2.383 ns) + CELL(0.176 ns) = 14.801 ns; Loc. = M4K_X11_Y16; Fanout = 0; MEM Node = 'ram_image:ram|altsyncram:ram_rtl_1|altsyncram_9il1:auto_generated|ram_block1a6~porta_address_reg10'
|
Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X23_Y10 to location X34_Y19
|
Info: Total cell delay = 6.520 ns ( 44.05 % )
|
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
|
Info: Total interconnect delay = 8.281 ns ( 55.95 % )
|
Info (170199): The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
|
Info: Fitter routing operations beginning
|
Info (170201): Optimizations that may affect the design's routability were skipped
|
Info: Average interconnect usage is 2% of the available device resources
|
Info (306004): Started post-fitting delay annotation
|
Info: Peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
|
Warning (306006): Found 17 output pins without output pin load capacitance assignment
|
Info: Fitter routing operations ending: elapsed time is 00:00:01
|
Info (306007): Pin "p1dio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
|
Info (306007): Pin "p1dio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Optimizations that may affect the design's routability were skipped
|
Info (306007): Pin "p1dio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Optimizations that may affect the design's timing were skipped
|
Info (306007): Pin "p1dio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Started post-fitting delay annotation
|
Info (306007): Pin "p1dio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Warning: Found 17 output pins without output pin load capacitance assignment
|
Info (306007): Pin "p1dio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p1dio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p1dio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p1dio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p2dio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p2dio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "p2dio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p2dio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306007): Pin "txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Pin "p2dio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (306005): Delay annotation completed successfully
|
Info: Pin "p2dio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
|
Info: Pin "p2dio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
|
Info: Pin "p2dio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
|
Info: Pin "p2dio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Peak virtual memory: 350 megabytes
|
Info: Pin "txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
|
Info: Processing ended: Sun Apr 29 15:06:10 2012
|
Info: Delay annotation completed successfully
|
Info: Elapsed time: 00:00:34
|
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
|
Info: Total CPU time (on all processors): 00:00:23
|
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
|
|
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
|
|
Info: Peak virtual memory: 207 megabytes
|
|
Info: Processing ended: Sat Mar 03 19:54:03 2012
|
|
Info: Elapsed time: 00:00:07
|
|
Info: Total CPU time (on all processors): 00:00:06
|
|
|
|
|
|
