URL
https://opencores.org/ocsvn/fpz8/fpz8/trunk
Subversion Repositories fpz8
[/] [FPz8.pin] - Rev 2
Compare with Previous | Blame | View Log
-- Copyright (C) 1991-2010 Altera Corporation-- Your use of Altera Corporation's design tools, logic functions-- and other software and tools, and its AMPP partner logic-- functions, and any output files from any of the foregoing-- (including device programming or simulation files), and any-- associated documentation or information are expressly subject-- to the terms and conditions of the Altera Program License-- Subscription Agreement, Altera MegaCore Function License-- Agreement, or other applicable license agreement, including,-- without limitation, that your use is for the sole purpose of-- programming logic devices manufactured by Altera and sold by-- Altera or its authorized distributors. Please refer to the-- applicable agreement for further details.---- This is a Quartus II output file. It is for reporting purposes only, and is-- not intended for use as a Quartus II input file. This file cannot be used-- to make Quartus II pin assignments - for instructions on how to make pin-- assignments, please see Quartus II help.-------------------------------------------------------------------------------------------------------------------------------------------------------------------- NC : No Connect. This pin has no internal connection to the device.-- DNU : Do Not Use. This pin MUST NOT be connected.-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).-- VCCIO : Dedicated power pin, which MUST be connected to VCC-- of its bank.-- Bank 1: 3.3V-- Bank 2: 3.3V-- Bank 3: 3.3V-- Bank 4: 3.3V-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.-- It can also be used to report unused dedicated pins. The connection-- on the board for unused dedicated pins depends on whether this will-- be used in a future design. One example is device migration. When-- using device migration, refer to the device pin-tables. If it is a-- GND pin in the pin table or if it will not be used in a future design-- for another purpose the it MUST be connected to GND. If it is an unused-- dedicated pin, then it can be connected to a valid signal on the board-- (low, high, or toggling) if that signal is required for a different-- revision of the design.-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.-- This pin should be connected to GND. It may also be connected to a-- valid signal on the board (low, high, or toggling) if that signal-- is required for a different revision of the design.-- GND* : Unused I/O pin. For transceiver I/O banks, connect each pin marked GND*-- either individually through a 10k Ohm resistor to GND or tie all pins-- together and connect through a single 10k Ohm resistor to GND.-- For non-transceiver I/O banks, connect each pin marked GND* directly to GND-- or leave it unconnected.-- RESERVED : Unused I/O pin, which MUST be left unconnected.-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.-------------------------------------------------------------------------------------------------------------------------------------------------------------------- Pin directions (input, output or bidir) are based on device operating in user mode.---------------------------------------------------------------------------------Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web EditionCHIP "FPz8" ASSIGNED TO AN: EP2C8T144C6Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment-------------------------------------------------------------------------------------------------------------~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 1 : input : 3.3-V LVTTL : : 1 : N~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 2 : input : 3.3-V LVTTL : : 1 : NGND* : 3 : : : : 1 :GND* : 4 : : : : 1 :VCCIO1 : 5 : power : : 3.3V : 1 :GND : 6 : gnd : : : :GND* : 7 : : : : 1 :GND* : 8 : : : : 1 :GND* : 9 : : : : 1 :TDO : 10 : output : : : 1 :TMS : 11 : input : : : 1 :TCK : 12 : input : : : 1 :TDI : 13 : input : : : 1 :DATA0 : 14 : input : : : 1 :DCLK : 15 : : : : 1 :nCE : 16 : : : : 1 :CLOCK : 17 : input : 3.3-V LVTTL : : 1 : NRESET : 18 : input : 3.3-V LVTTL : : 1 : NGND : 19 : gnd : : : :nCONFIG : 20 : : : : 1 :GND+ : 21 : : : : 1 :GND+ : 22 : : : : 1 :VCCIO1 : 23 : power : : 3.3V : 1 :GND* : 24 : : : : 1 :GND* : 25 : : : : 1 :VCCINT : 26 : power : : 1.2V : :GND : 27 : gnd : : : :GND* : 28 : : : : 1 :VCCIO1 : 29 : power : : 3.3V : 1 :GND* : 30 : : : : 1 :GND* : 31 : : : : 1 :GND* : 32 : : : : 1 :GND : 33 : gnd : : : :GND_PLL1 : 34 : gnd : : : :VCCD_PLL1 : 35 : power : : 1.2V : :GND_PLL1 : 36 : gnd : : : :VCCA_PLL1 : 37 : power : : 1.2V : :GNDA_PLL1 : 38 : gnd : : : :GND : 39 : gnd : : : :GND* : 40 : : : : 4 :GND* : 41 : : : : 4 :GND* : 42 : : : : 4 :GND* : 43 : : : : 4 :GND* : 44 : : : : 4 :GND* : 45 : : : : 4 :VCCIO4 : 46 : power : : 3.3V : 4 :GND* : 47 : : : : 4 :GND* : 48 : : : : 4 :GND : 49 : gnd : : : :VCCINT : 50 : power : : 1.2V : :PAOUT[5] : 51 : output : 3.3-V LVTTL : : 4 : NPAOUT[1] : 52 : output : 3.3-V LVTTL : : 4 : NPAOUT[6] : 53 : output : 3.3-V LVTTL : : 4 : NVCCIO4 : 54 : power : : 3.3V : 4 :PAOUT[2] : 55 : output : 3.3-V LVTTL : : 4 : NGND : 56 : gnd : : : :PAOUT[4] : 57 : output : 3.3-V LVTTL : : 4 : NGND* : 58 : : : : 4 :GND* : 59 : : : : 4 :GND* : 60 : : : : 4 :GND : 61 : gnd : : : :VCCINT : 62 : power : : 1.2V : :GND* : 63 : : : : 4 :GND* : 64 : : : : 4 :GND* : 65 : : : : 4 :VCCIO4 : 66 : power : : 3.3V : 4 :GND* : 67 : : : : 4 :GND : 68 : gnd : : : :GND* : 69 : : : : 4 :GND* : 70 : : : : 4 :GND* : 71 : : : : 4 :GND* : 72 : : : : 4 :GND* : 73 : : : : 3 :GND* : 74 : : : : 3 :GND* : 75 : : : : 3 :~LVDS54p/nCEO~ : 76 : output : 3.3-V LVTTL : : 3 : NVCCIO3 : 77 : power : : 3.3V : 3 :GND : 78 : gnd : : : :GND* : 79 : : : : 3 :GND : 80 : gnd : : : :VCCINT : 81 : power : : 1.2V : :nSTATUS : 82 : : : : 3 :CONF_DONE : 83 : : : : 3 :MSEL1 : 84 : : : : 3 :MSEL0 : 85 : : : : 3 :GND* : 86 : : : : 3 :GND* : 87 : : : : 3 :GND+ : 88 : : : : 3 :GND+ : 89 : : : : 3 :GND+ : 90 : : : : 3 :GND+ : 91 : : : : 3 :GND* : 92 : : : : 3 :GND* : 93 : : : : 3 :GND* : 94 : : : : 3 :VCCIO3 : 95 : power : : 3.3V : 3 :GND* : 96 : : : : 3 :GND* : 97 : : : : 3 :GND : 98 : gnd : : : :GND* : 99 : : : : 3 :GND* : 100 : : : : 3 :GND* : 101 : : : : 3 :VCCIO3 : 102 : power : : 3.3V : 3 :GND* : 103 : : : : 3 :GND* : 104 : : : : 3 :GND : 105 : gnd : : : :GND_PLL2 : 106 : gnd : : : :VCCD_PLL2 : 107 : power : : 1.2V : :GND_PLL2 : 108 : gnd : : : :VCCA_PLL2 : 109 : power : : 1.2V : :GNDA_PLL2 : 110 : gnd : : : :GND : 111 : gnd : : : :GND* : 112 : : : : 2 :GND* : 113 : : : : 2 :GND* : 114 : : : : 2 :GND* : 115 : : : : 2 :VCCIO2 : 116 : power : : 3.3V : 2 :GND : 117 : gnd : : : :GND* : 118 : : : : 2 :GND* : 119 : : : : 2 :GND* : 120 : : : : 2 :GND* : 121 : : : : 2 :GND* : 122 : : : : 2 :GND : 123 : gnd : : : :VCCINT : 124 : power : : 1.2V : :GND* : 125 : : : : 2 :GND* : 126 : : : : 2 :VCCIO2 : 127 : power : : 3.3V : 2 :GND : 128 : gnd : : : :PAOUT[7] : 129 : output : 3.3-V LVTTL : : 2 : NGND : 130 : gnd : : : :VCCINT : 131 : power : : 1.2V : :PAOUT[3] : 132 : output : 3.3-V LVTTL : : 2 : NPAOUT[0] : 133 : output : 3.3-V LVTTL : : 2 : NDBG_RX : 134 : input : 3.3-V LVTTL : : 2 : NGND* : 135 : : : : 2 :GND* : 136 : : : : 2 :DBG_TX : 137 : output : 3.3-V LVTTL : : 2 : NVCCIO2 : 138 : power : : 3.3V : 2 :GND* : 139 : : : : 2 :GND : 140 : gnd : : : :GND* : 141 : : : : 2 :GND* : 142 : : : : 2 :GND* : 143 : : : : 2 :GND* : 144 : : : : 2 :