URL
https://opencores.org/ocsvn/openrisc_me/openrisc_me/trunk
Subversion Repositories openrisc_me
[/] [openrisc/] [trunk/] [gnu-src/] [binutils-2.18.50/] [ld/] [testsuite/] [ld-mmix/] [greg-6.d] - Rev 156
Compare with Previous | Blame | View Log
#source: gregget1.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-5.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-4.s#source: greg-1.s#source: a.s#source: start.s#as: -x#ld: -m elf64mmix#objdump: -dt# Allocating the maximum number of gregs and referring to one at the end# still works..*: file format elf64-mmixSYMBOL TABLE:0+0 l d \.text 0+ (|\.text)0+100 l d \.MMIX\.reg_contents 0+ (|\.MMIX\.reg_contents)0+20 l \*REG\* 0+ P0+21 l \*REG\* 0+ O0+22 l \*REG\* 0+ N0+23 l \*REG\* 0+ M0+24 l \*REG\* 0+ L0+25 l \*REG\* 0+ K0+26 l \*REG\* 0+ J0+27 l \*REG\* 0+ I0+28 l \*REG\* 0+ H0+29 l \*REG\* 0+ G0+2a l \*REG\* 0+ F0+2b l \*REG\* 0+ E0+2c l \*REG\* 0+ D0+2d l \*REG\* 0+ C0+2e l \*REG\* 0+ B0+2f l \*REG\* 0+ A0+30 l \*REG\* 0+ P0+31 l \*REG\* 0+ O0+32 l \*REG\* 0+ N0+33 l \*REG\* 0+ M0+34 l \*REG\* 0+ L0+35 l \*REG\* 0+ K0+36 l \*REG\* 0+ J0+37 l \*REG\* 0+ I0+38 l \*REG\* 0+ H0+39 l \*REG\* 0+ G0+3a l \*REG\* 0+ F0+3b l \*REG\* 0+ E0+3c l \*REG\* 0+ D0+3d l \*REG\* 0+ C0+3e l \*REG\* 0+ B0+3f l \*REG\* 0+ A0+40 l \*REG\* 0+ P0+41 l \*REG\* 0+ O0+42 l \*REG\* 0+ N0+43 l \*REG\* 0+ M0+44 l \*REG\* 0+ L0+45 l \*REG\* 0+ K0+46 l \*REG\* 0+ J0+47 l \*REG\* 0+ I0+48 l \*REG\* 0+ H0+49 l \*REG\* 0+ G0+4a l \*REG\* 0+ F0+4b l \*REG\* 0+ E0+4c l \*REG\* 0+ D0+4d l \*REG\* 0+ C0+4e l \*REG\* 0+ B0+4f l \*REG\* 0+ A0+50 l \*REG\* 0+ P0+51 l \*REG\* 0+ O0+52 l \*REG\* 0+ N0+53 l \*REG\* 0+ M0+54 l \*REG\* 0+ L0+55 l \*REG\* 0+ K0+56 l \*REG\* 0+ J0+57 l \*REG\* 0+ I0+58 l \*REG\* 0+ H0+59 l \*REG\* 0+ G0+5a l \*REG\* 0+ F0+5b l \*REG\* 0+ E0+5c l \*REG\* 0+ D0+5d l \*REG\* 0+ C0+5e l \*REG\* 0+ B0+5f l \*REG\* 0+ A0+60 l \*REG\* 0+ P0+61 l \*REG\* 0+ O0+62 l \*REG\* 0+ N0+63 l \*REG\* 0+ M0+64 l \*REG\* 0+ L0+65 l \*REG\* 0+ K0+66 l \*REG\* 0+ J0+67 l \*REG\* 0+ I0+68 l \*REG\* 0+ H0+69 l \*REG\* 0+ G0+6a l \*REG\* 0+ F0+6b l \*REG\* 0+ E0+6c l \*REG\* 0+ D0+6d l \*REG\* 0+ C0+6e l \*REG\* 0+ B0+6f l \*REG\* 0+ A0+70 l \*REG\* 0+ P0+71 l \*REG\* 0+ O0+72 l \*REG\* 0+ N0+73 l \*REG\* 0+ M0+74 l \*REG\* 0+ L0+75 l \*REG\* 0+ K0+76 l \*REG\* 0+ J0+77 l \*REG\* 0+ I0+78 l \*REG\* 0+ H0+79 l \*REG\* 0+ G0+7a l \*REG\* 0+ F0+7b l \*REG\* 0+ E0+7c l \*REG\* 0+ D0+7d l \*REG\* 0+ C0+7e l \*REG\* 0+ B0+7f l \*REG\* 0+ A0+80 l \*REG\* 0+ P0+81 l \*REG\* 0+ O0+82 l \*REG\* 0+ N0+83 l \*REG\* 0+ M0+84 l \*REG\* 0+ L0+85 l \*REG\* 0+ K0+86 l \*REG\* 0+ J0+87 l \*REG\* 0+ I0+88 l \*REG\* 0+ H0+89 l \*REG\* 0+ G0+8a l \*REG\* 0+ F0+8b l \*REG\* 0+ E0+8c l \*REG\* 0+ D0+8d l \*REG\* 0+ C0+8e l \*REG\* 0+ B0+8f l \*REG\* 0+ A0+90 l \*REG\* 0+ P0+91 l \*REG\* 0+ O0+92 l \*REG\* 0+ N0+93 l \*REG\* 0+ M0+94 l \*REG\* 0+ L0+95 l \*REG\* 0+ K0+96 l \*REG\* 0+ J0+97 l \*REG\* 0+ I0+98 l \*REG\* 0+ H0+99 l \*REG\* 0+ G0+9a l \*REG\* 0+ F0+9b l \*REG\* 0+ E0+9c l \*REG\* 0+ D0+9d l \*REG\* 0+ C0+9e l \*REG\* 0+ B0+9f l \*REG\* 0+ A0+a0 l \*REG\* 0+ P0+a1 l \*REG\* 0+ O0+a2 l \*REG\* 0+ N0+a3 l \*REG\* 0+ M0+a4 l \*REG\* 0+ L0+a5 l \*REG\* 0+ K0+a6 l \*REG\* 0+ J0+a7 l \*REG\* 0+ I0+a8 l \*REG\* 0+ H0+a9 l \*REG\* 0+ G0+aa l \*REG\* 0+ F0+ab l \*REG\* 0+ E0+ac l \*REG\* 0+ D0+ad l \*REG\* 0+ C0+ae l \*REG\* 0+ B0+af l \*REG\* 0+ A0+b0 l \*REG\* 0+ P0+b1 l \*REG\* 0+ O0+b2 l \*REG\* 0+ N0+b3 l \*REG\* 0+ M0+b4 l \*REG\* 0+ L0+b5 l \*REG\* 0+ K0+b6 l \*REG\* 0+ J0+b7 l \*REG\* 0+ I0+b8 l \*REG\* 0+ H0+b9 l \*REG\* 0+ G0+ba l \*REG\* 0+ F0+bb l \*REG\* 0+ E0+bc l \*REG\* 0+ D0+bd l \*REG\* 0+ C0+be l \*REG\* 0+ B0+bf l \*REG\* 0+ A0+c0 l \*REG\* 0+ P0+c1 l \*REG\* 0+ O0+c2 l \*REG\* 0+ N0+c3 l \*REG\* 0+ M0+c4 l \*REG\* 0+ L0+c5 l \*REG\* 0+ K0+c6 l \*REG\* 0+ J0+c7 l \*REG\* 0+ I0+c8 l \*REG\* 0+ H0+c9 l \*REG\* 0+ G0+ca l \*REG\* 0+ F0+cb l \*REG\* 0+ E0+cc l \*REG\* 0+ D0+cd l \*REG\* 0+ C0+ce l \*REG\* 0+ B0+cf l \*REG\* 0+ A0+d0 l \*REG\* 0+ P0+d1 l \*REG\* 0+ O0+d2 l \*REG\* 0+ N0+d3 l \*REG\* 0+ M0+d4 l \*REG\* 0+ L0+d5 l \*REG\* 0+ K0+d6 l \*REG\* 0+ J0+d7 l \*REG\* 0+ I0+d8 l \*REG\* 0+ H0+d9 l \*REG\* 0+ G0+da l \*REG\* 0+ F0+db l \*REG\* 0+ E0+dc l \*REG\* 0+ D0+dd l \*REG\* 0+ C0+de l \*REG\* 0+ B0+df l \*REG\* 0+ A0+e0 l \*REG\* 0+ P0+e1 l \*REG\* 0+ O0+e2 l \*REG\* 0+ N0+e3 l \*REG\* 0+ M0+e4 l \*REG\* 0+ L0+e5 l \*REG\* 0+ K0+e6 l \*REG\* 0+ J0+e7 l \*REG\* 0+ I0+e8 l \*REG\* 0+ H0+e9 l \*REG\* 0+ G0+ea l \*REG\* 0+ F0+eb l \*REG\* 0+ E0+ec l \*REG\* 0+ D0+ed l \*REG\* 0+ C0+ee l \*REG\* 0+ B0+ef l \*REG\* 0+ A0+f0 l \*REG\* 0+ lsym0+f1 l \*REG\* 0+ lsym0+f2 l \*REG\* 0+ lsym0+f3 l \*REG\* 0+ lsym0+f4 l \*REG\* 0+ lsym0+f5 l \*REG\* 0+ lsym0+f6 l \*REG\* 0+ lsym0+f7 l \*REG\* 0+ lsym0+f8 l \*REG\* 0+ lsym0+f9 l \*REG\* 0+ lsym0+fa l \*REG\* 0+ lsym0+fb l \*REG\* 0+ lsym0+fc l \*REG\* 0+ lsym0+fd l \*REG\* 0+ lsym0+14 g \.text 0+ _start0+fe g \*REG\* 0+ areg2000000000000000 g \*ABS\* 0+ __bss_start2000000000000000 g \*ABS\* 0+ _edata2000000000000000 g \*ABS\* 0+ _end0+14 g \.text 0+ _start\.0+10 g \.text 0+ aDisassembly of section \.text:0+ <a-0x10>:0: e3fe0010 setl \$254,0x104: e6fe0000 incml \$254,0x08: e5fe0000 incmh \$254,0x0c: e4fe0000 inch \$254,0x00+10 <a>:10: e3fd0004 setl \$253,0x40+14 <_start>:14: e3fd0001 setl \$253,0x1