OpenCores
URL https://opencores.org/ocsvn/phr/phr/trunk

Subversion Repositories phr

[/] [phr/] [trunk/] [doc/] [financiamiento/] [utn-frc/] [pcbs/] [nota-cee/] [financiamiento.tex] - Rev 371

Go to most recent revision | Compare with Previous | Blame | View Log

\documentclass[a4paper]{letter}
\usepackage[utf8]{inputenc}
\usepackage[spanish]{babel}
\usepackage{amsmath}
%\usepackage[a4paper]{geometry}
 
\begin{document}
%-- \name{Luis}
 
\address{~}
\pagestyle{empty}
 
\signature{\vspace{2cm}Ing. Luis A. Guanuco \\ {\footnotesize Desarrollador del proyecto PHR (Becario en Investigación) \\ CUDAR} \\ \vspace{3cm} Ing. Pablo Cayuela \\ {\footnotesize Laboratorio de Técnicas Digitales e Informática}}
 
\def\today{Córdoba, 04 de Julio del 2014}
 
\begin{letter}{Cooperativa de Estudiantes de Electrónica (CEE)\\
    Universidad Tecnológica Nacional -- Facultad Regional Córdoba \\
    Maestro M. Lopez esq. Cruz Roja Argentina\\
    Córdoba - Argentina}
 
\opening{Estimada Comisión de la CEE:}
 
\hspace{4.3cm}tengo el agrado de dirigirme a Ustedes con el motivo de detallar las características del proyecto \textbf{\emph{Plataforma de hardware reconfigurable (PHR)}} al cual la Cooperativa ha financiado en una de sus etapas finales. 
 
 
El proyecto PHR busca la divulgación de los dispositivos lógicos programables PLDs (\textsl{Programmable Logic Device}) en el ámbito académico regional. Son varias las ventajas de la utilización de estos dispositivos ya que permiten,
 
\begin{itemize}
\item Implementación de diversos sistemas digitales sobre un mismo dispositivo, lo que implica una reducción de costos.
\item Flexibilidad en el procesamiento de señales digitales (DSP).
\item Un acercamiento al diseño de circuitos integrados (microelectrónica).
\end{itemize}
 
Actualmente esta tecnología se encuentra integrada en dos cátedras de la carrera, Técnicas Digitales I y IV. El \emph{Centro Universitario de Desarrollo en Automoción y Robótica (CUDAR)} ha desarrollado en el 2007 una plataforma educativa basada en un PLD. Por lo que el proyecto PHR es una continuación del trabajo realizado anteriormente pero con las debidas actualizaciones tecnológicas y funcionales. 
 
El proyecto PHR en el año 2011 consiguió financiamiento por parte de la \emph{Agencia para el Desarrollo Económico de la ciudad de Córdoba (ADEC)} y gracias a este organismo se puedo lograr las primeras versiones de las placas que comprenden el proyecto. 
 
Las placas que comprenden el proyecto son,
 
\begin{description}
\item[Placa PHRBoard:] Placa principal del proyecto, dispone de una FPGA, memoría de programación y varios periféricos.
\item[Placa S3Power:] Placa de alimentación para la \emph{placa PHR}.
\item[Placa OOCDLink:] Placa de programación que interpreta el protocolo JTAG y puede ser accedido por un puerto USB de una PC.
\end{description}
 
La mayoría de los componentes y PCBs (\textsl{Printed Circuit Board}) han sido adquiridos con el financiamiento de ADEC. Pero como todo proceso de desarrollo algunas cuestiones debieron ser modificadas y en nuestro caso implicó rediseñar una de los PCB, la placa \emph{PHRBoard}. Es en esta circunstancia donde se hace partícipe a la CEE para el financiamiento de la nueva versión de la placa a rediseñar.
 
La nueva versión de la placa \emph{PHRBoard} fue fabricada por \emph{SEICircuits} (facturada por \emph{ELECTROINNOVACION S.A.}). El costo total por la adquisición de 12 placas fue de \$7114.08 (pesos siete mil ciento catorce con 80/100). De este valor el LTDI ha solventado \$3426.12 (pesos tres mil cuatrocientos veintiséis con 12/100) y la \textbf{CEE aportó \$3687.96 (pesos tres mil seiscientos ochenta y siete con 96/100)}. La factura tiene N$^{\circ}$ B0005-00000038 y fecha de emisión 26/05/2014.
 
Ya con la descripción necesaria sobre le financiamiento que realizó la CEE solo nos queda agradecer por el esfuerzo que implica solventar los gastos detallados. Esperamos pronto tener las plataformas ensambladas y listas para que los estudiantes puedan hacer uso de ellas.
 
\closing{Saludos atentamente,}
 
\end{letter}
\end{document}
 

Go to most recent revision | Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.