Subversion Repositories phr

%$ID $
\documentclass[11pt,a4paper,oneside]{article}
\usepackage[utf8]{inputenc}
\usepackage[spanish]{babel}
\usepackage{graphicx}
%\usepackage{subfig}
%\usepackage[cm]{fullpage}
\usepackage[a4paper]{geometry}
%\usepackage{subfigure}
\usepackage{float}
\usepackage{fancyhdr}
\usepackage{caption}
\usepackage{subcaption}
\title{Plataforma de hardware recofigurable \\ \small{Armado - Testeo y Documentación de las placas de prototipaje.}}
\author{Luis A. Guanuco}
\date{Agosto 2012}
\pagestyle{fancy}
\addtolength{\textheight}{2cm}
%\addtolength{\voffset}{-1cm}
%\addtolength{\textwidth}{1cm}

\begin{document}

\maketitle{}

\chead{\includegraphics[width=0.1\textwidth]{images/logov2_ES}}
%\begin{figure}[h]
%  \centering
%  \includegraphics[width=0.3\textwidth]{images/logov2_ES}
%\end{figure}

\section{Introducción}
\label{sec:intro}

La documentación que se presenta en éste reporte describe los pasos a seguir para el \emph{armado, testéo y depuración} de las distintas placas que conformarán la \emph{Plataforma de Hardware Reconfigurable -- PHR}.
Se presenta un esquema general de tres etapas, sin embargo, cada una de ellas presenta una complejidad diferente.

\begin{figure}[h]
  \centering
  \includegraphics[width=0.6\textwidth]{images/esquema1}
  \caption{Esquema de trabajo a seguir.}
\end{figure}

\section{Armado}
\label{sec:armado}

\subsection{Placas}
\label{sec:placas}

Actualmente se dispone de cuatro placas PCB, ellas son:
\begin{itemize}
\item OT-CPLD
\item OOCD Links (USB/JTAG)
\item S3Power (INTI)
\item FPGA (PHR version BETA)
\end{itemize}
Cada una de éstas placas se encuentra en una versión de \emph{Prototipaje}, lo que implica que su finalidad es únicamente de \emph{testéo} y generar \emph{documentación} que permitan el desarrollo de sus versiones finales, con las correcciones pertinentes.

\subsection{Recursos}
\label{sec:recursos}

Se adjunta a la presente documentación la lista de componentes a utilizar.

\subsection{Placas}
\label{sec:process}
Los esquemáticos se adjuntan al final del documento pero aquí se hace presente a modo de ilustración y que se pueda relacionar con sus correspondientes esquemas PCB.

Se recomienda tener cuidado en el proceso de ensamblado/soldado de los componentes. La mayoría de los mismos son SMD, por lo que puede prestarse a confusiones la polarización de capacitores y diodos, como así también la magnitud de cada uno.

Se presentan las figuras de cada placa, haciendo énfasis en diferentes vistas con la finalidad de facilitar el armado de las mismas.

\subsubsection{OT-CPLD}
La placa \textsl{OT-CPLD} tan solo realiza la adaptación de los pines de un CPLD (XC9572XL) a un formato DIP-40 (40 pines) a fines de ser utilizado en cualquier protoboard. Junto a las dos hileras de pines, la placa contiene un reguladore de tensión para el dispositivo lógico; y un puerto de conexión al interface JTAG del CPLD.
\begin{figure}[H]
  \centering
  \includegraphics[width=\textwidth]{images/ot-cpld_sch}
  \caption{Esquemático}
\end{figure}
\begin{figure}[H]
  \begin{subfigure}[b]{\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/ot-cpld_brd_top}
    \caption{Top}
  \end{subfigure}
  \begin{subfigure}[b]{\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/ot-cpld_brd_botton}
    \caption{Botton}
  \end{subfigure}
  \begin{subfigure}[b]{\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/ot-cpld_brd_top_and_botton}
    \caption{Top \& Botton}
  \end{subfigure}
  \caption{PCB}
\end{figure}
\newpage{}
\subsubsection{OOCD Links}

La placa \textsl{OOCD Links} permite acceder a un interface JTAG mediante un puerto USB (hardware \& software). Nacido como un interface para el testéo de hardware mediante software, JTAG se ha convertido en un core clave en la programación de muchos dispisitivos actuales como son FPGAs, CPLDs, $\mu$Cs, $\mu$Ps, etc.
La placa contiene un dispositivo central (FT2232), quién realiza la conversión de los protocolos en forma bidireccional. Los demás bloque simplemente hacen al funcionamiento del FT2232.
\begin{figure}[H]
  \begin{subfigure}{\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/oocd-links_sch_1}
    \caption{FT2232, IC dispositivo interface USB/JTAG}
  \end{subfigure}
  \caption{Esquemático}
\end{figure}
\begin{figure}[H]
  \addtocounter{figure}{-1}
  \setcounter{subfigure}{1}
  \begin{subfigure}{\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/oocd-links_sch_2}
    \caption{Periféricos}
  \end{subfigure}
  \caption{Esquemático (Continuación)}
\end{figure}

\begin{figure}[H]
\begin{subfigure}[b]{0.5\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/oocd-links_brd_top}
    \caption{Top}
  \end{subfigure}
  \begin{subfigure}[b]{0.5\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/oocd-links_brd_botton}
    \caption{Botton}
  \end{subfigure}  
  \caption{PCB}
\end{figure}

\begin{figure}[H]
  \addtocounter{figure}{-1}
  \setcounter{subfigure}{2}
  \begin{subfigure}[b]{\textwidth}
    \centering
    \includegraphics[width=0.5\textwidth]{images/oocd-links_brd_top_and_botton}
    \caption{Top \& Botton}
  \end{subfigure}
  \caption{PCB (Continuación)}  
\end{figure}

\subsubsection{S3Power}

La placa \textsl{S3Power} fue diseñada por un los miembros del \textbf{INTI}, originalmente destinada a la placa \textbf{S3Proto}, y liberada con licencia \textsl{GPL (General Public License)} en la web \texttt{fpgalibre.sourceforce.net}.
Las características eléctricas, en particular, de potencia son muy importantes debido a los distintos niveles de tensión que manejan las FPGAs que se utilizarán. Texas Instruments ha desarrollado un IC (TPS75003) específico para la familia de las FPGA de Xilinx (Spantan 3 - Xilinx Inc). Aquí se resuelven los tiempos de encendido como la regulación en el consumo de potencia de la FPGA.
\begin{figure}[H]
  \centering
  \includegraphics[width=\textwidth]{images/s3power_sch}
  \caption{Esquemático}
\end{figure}

\begin{figure}[H]
  \begin{subfigure}[b]{0.5\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/s3power_brd_top}
    \caption{Top}
  \end{subfigure}
  \begin{subfigure}[b]{0.5\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/s3power_brd_botton}
    \caption{Botton}
  \end{subfigure}  
%  \caption{PCB}
%\end{figure}
%
%\begin{figure}[H]
%  \addtocounter{figure}{-1}
%  \setcounter{subfigure}{2}
  \begin{subfigure}[b]{\textwidth}
    \centering
    \includegraphics[width=0.5\textwidth]{images/s3power_brd_top_and_botton}
    \caption{Top \& Botton}
  \end{subfigure}
  \caption{PCB}%(Continuación)}  
\end{figure}

\newpage{}
\subsubsection{FPGA (PHR \small{version BETA})}

La placa \textsl{FPGA} que se presenta a continuación, es una versión prototipo que de la placa \textbf{PHR} final. La versión BETA pretende realizar un testeo de las características de potencia y el interface al puerto JTAG que dispone el dispositivo programable. Para la alimentación del mismo, se utiliza la placa \textbf{S3power} que se ha descrito en puntos anteriores.

\begin{figure}[H]
  \begin{subfigure}{\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/fpga_sch_1}
    \caption{FPGA (XC3S50A) \& Memoria de programación (XCF01S)}
  \end{subfigure}
  \caption{Esquemático}
\end{figure}
\begin{figure}[H]
  \addtocounter{figure}{-1}
  \setcounter{subfigure}{1}
  \begin{subfigure}{\textwidth}
    \centering
    \includegraphics[width=0.6\textwidth]{images/fpga_sch_2}
    \caption{Circuito de potencia (Placa S3power)}
  \end{subfigure}
  \caption{Esquemático (Continuación)}
\end{figure}

\begin{figure}[H]
\begin{subfigure}[b]{0.5\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/fpga_brd_top}
    \caption{Top}
  \end{subfigure}
  \begin{subfigure}[b]{0.5\textwidth}
    \centering
    \includegraphics[width=\textwidth]{images/fpga_brd_botton}
    \caption{Botton}
  \end{subfigure}  
  \caption{PCB}
\end{figure}

\begin{figure}[H]
  \addtocounter{figure}{-1}
  \setcounter{subfigure}{2}
  \begin{subfigure}[b]{\textwidth}
    \centering
    \includegraphics[width=0.5\textwidth]{images/fpga_brd_top_and_botton}
    \caption{Top \& Botton}
  \end{subfigure}
  \caption{PCB (Continuación)}  
\end{figure}

\section{Documentación}

La documentación resulta fundamental en ésta etapa del desarrollo. Si bien se quiere lograr el correcto funcionamiento de las placas, la documentación sirve para realizar correciones a las versiones futuras de cada placa. Otro objetivo es documentar el funcionamiento de cada dispositivo que sirvan al reporte final como así también a los usuarios de la \emph{Plataforma de Hardware Reconfigurable}.
\newpage{}
\appendix{}
\section{Repositorio de proyecto}

El proyecto se encuentra alojado en los servidores de \emph{OpenCores}. Por lo que se puede acceder a los repositorios mediante el siguiente link, \texttt{http://opencores.org/project,phr}
De todas formas se pueden comunicar por correo, \texttt{guanucoluis@gmail.com}.

\section{Archivos a conciderar}
Se dispone de varios archivos relacionados con esta etapa de ensamblado y testeo.

\begin{verbatim}
luis@luis-laptop:to_print$ ls -lX
total 2872
-rw-r--r-- 1 luis luis    1421 jul 10 16:38 cpld.cmp
-rw-r--r-- 1 luis luis    4599 jul 10 17:09 fpga.cmp
-rw-r--r-- 1 luis luis    6126 ago 28 21:34 OOCD_placa.cmp
-rw-r--r-- 1 luis luis    4159 jul 10 16:40 S3Proto_Power.cmp
-rw-r--r-- 1 luis luis  234181 ago 28 21:29 fpga_brd.pdf
-rw-r--r-- 1 luis luis  137037 ago 28 21:55 fpga_sch.pdf
-rw-r--r-- 1 luis luis  177723 ago 28 21:23 OOCD-Links_brd.pdf
-rw-r--r-- 1 luis luis   88397 ago 28 21:55 OOCD-Links_sch.pdf
-rw-r--r-- 1 luis luis  145699 ago 28 21:04 ot-cpld_brd.pdf
-rw-r--r-- 1 luis luis   55105 ago 28 21:55 ot-cpld_sch.pdf
-rw-r--r-- 1 luis luis  121516 ago 28 21:17 S3Proto_Power_brd.pdf
-rw-r--r-- 1 luis luis   63912 ago 28 00:40 S3Proto_Power_sch.pdf
-rw-r--r-- 1 luis luis 1520722 ago 28 20:39 schedule.pdf
-rw-r--r-- 1 luis luis   57478 ago 28 21:35 cpld.png
-rw-r--r-- 1 luis luis   86035 ago 28 21:37 fpga.png
-rw-r--r-- 1 luis luis   66724 ago 28 21:33 OOCD_placa.png
-rw-r--r-- 1 luis luis   70647 ago 28 21:36 S3Proto_Power.png
\end{verbatim}

En estos archivos se tiene las figuras presentadas en las anteriores secciones pero con mejor resolución, estos terminan en \texttt{\_sch} o \texttt{\_brd} correspondientes a si se trata del esquemático o el PCB, respectivamente. También se tiene los archivos \texttt{.cmp}, los que contienen la lista de componentes a utilizar y su referencia en el esquemático como así también el encapsulado. Los archivos \texttt{.png} son las distintas placas vista en 3D para tener una idea de como debería quedar al finalizar el desarrollo. 
\end{document}