URL
https://opencores.org/ocsvn/phr/phr/trunk
Subversion Repositories phr
[/] [phr/] [trunk/] [doc/] [informe-tesis/] [tesis-beamer/] [ProyectoPHR.tex] - Rev 410
Go to most recent revision | Compare with Previous | Blame | View Log
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% \section[Antecedentes]{Antecedentes} %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% \subsection{Conceptos básicos} %-------------- FRAME ----------------- \begin{frame} \frametitle{La formación académica en Ingeniería Electrónica} \begin{center} \begin{block}{Área de Técnicas Digitales} Las \emph{técnicas digitales} se presentan en los últimos cuatro años de ingeniería. \end{block} \pause{} \vfill{} \begin{block}{Sistemas Digitales (definición)} Un sistema digital es un conjunto de dispositivos destinados a la generación, transmisión, manejo, procesamiento o almacenamiento de señales digitales. \end{block} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Cátedras de Técnicas Digitales} \begin{center} \begin{block}{Niveles} \begin{description} \item[3$^{er.}$ Año] \textbf<2>{Técnicas Digitales I} \item[4$^{to.}$ Año] Técnicas Digitales II \item[5$^{to.}$ Año] Técnicas Digitales III \item[6$^{to.}$ Año] \textbf<2>{Técnicas Digitales IV (Electiva)} \end{description} \end{block} \pause{} \vfill{} \begin{block}{Ventajas de los Dispositivos Lógicos Programables (PLDs)} \begin{itemize} \item Flexibilidad en el diseño \item Costos reducidos \item Aumenta la fiabilidad del diseño \item Reduce espacio (placas PCBs) \end{itemize} \end{block} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Estado de las tecnologías PLDs en Argentina} \begin{center} \begin{block}{} En nuestra región las tecnologías PLDs se encuentran integradas en varias líneas de investigación y desarrollos hace algunos años. Instituciones gubernamentales de defensa, aeroespaciales, comunicaciones están implementando dispositivos como FPGAs y CPLDs en sus sistemas electrónicos. Además existe una constante actualización por parte de las instituciones académicas en los programas analíticos de las carreras relacionadas a los sistemas embebidos. \end{block} \end{center} \end{frame} \subsection{Antecedentes} %%%%%%%%%%%%%%%%%%%%%%%%%%% %-------------- FRAME ----------------- \begin{frame} \frametitle{MiniLab} \begin{center} \includegraphics[width=0.8\textheight]{minilab} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Kit de Desarrollo Educativo con CPLD} \begin{center} \begin{block}{CUDAR: Desarrollo y transferencia} CUDAR incentivó a la generación de plataformas educativas y abiertos para transferir a los laboratorios \end{block} \pause{} \vfill{} \begin{block}{Objetivos} \begin{description} \item[Enseñanza:] Uso sencillo y práctico para quienes se inician en el diseño digital \item[\textsl{Hardware} abierto:] Permita el beneficio de usuarios y desarrolladores de la plataforma \end{description} \end{block} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Kit de Desarrollo Educativo con CPLD} \begin{center} \includegraphics<1>[width=0.9\textwidth]{block1cpld} \includegraphics<2>[width=0.9\textwidth]{block2cpld} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Kit de Desarrollo educativo con CPLD} \begin{center} %\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex} %\includegraphics[height=0.4\textheight]{kit_cpld.png} \includegraphics[width=\textwidth]{kit-cpld-foto} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Plataformas comerciales} % \transfade \begin{columns}[onlytextwidth] \begin{column}{0.4\textwidth} \centering \vfill \includegraphics<1>[width=0.5\textwidth]{digilent}% \hfill \includegraphics<1>[width=\textwidth]{BASYS2-top-400}% \vfill \includegraphics<2>[width=0.5\textwidth]{altera-logo}% \hfill \includegraphics<2>[width=\textwidth]{de0-nano}% \vfill \includegraphics<3>[width=0.5\textwidth]{avnetlogo}% \hfill \includegraphics<3>[width=\textwidth]{Avnet-Spartan-6-lx9-MicroBoard}% \vfill \end{column} \begin{column}{0.55\textwidth} \only<1>{ \begin{itemize} \item Xilinx Spartan 3-E FPGA, 100K gates \item Multiplicadores, RAM y 500MHz+ \item Puerto USB 2 full-speed (configuración y transferencia) \item Memoria de Configuración Flash PROM XCF02 \item 8 LEDs, display 7-seg de 4-dig, 4 pulsadores, 8 llaves, puerto PS/2 y VGA \end{itemize} } \only<2>{ \begin{itemize} \item Cyclone IV EP4CE22F17C6N, 22,320 LEs \item Multiplicadores, RAM y 4 PLLs \item Memoria de configuración EPCS16, SDRAM 32MB, EEPROM 2Kb (I2C) \item 8 LEDs, 2 pulsadores, \item Sensores: Acelerómetro de 3 ejes ADI ADXL345, ADC ADC128S022 de 12-bits/8-canales \item Alimentación: USB (5 V), cable DC 5-V \end{itemize} } \only<3>{ \begin{itemize} \item Spartan-6 XC6SLX9-2CSG324C FPGA \item Memoria de configuración SPI flash 128Mb, SDRAM 64MB \item 10/100 Ethernet PHY \item Sistema de alimentación (3-rail) con indicador de estado \item 4 LEDs, llave DIP 4-bit \end{itemize} } \end{column} \end{columns} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{Recursos físicos Abierto (\textsl{Open Hardware})} \begin{center} \includegraphics[width=0.9\textwidth]{Ohw-logo.pdf} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{FPGALibre.sourceforge.net} \begin{center} \includegraphics[width=\textwidth]{fpgalibreweb} \end{center} \end{frame} %-------------- FRAME ----------------- \begin{frame} \frametitle{S3PROTO} % \transfade \begin{columns}[onlytextwidth] \begin{column}{0.5\textwidth} \centering \vfill \includegraphics<1>[width=\textwidth]{s3proto}% \includegraphics<2>[width=0.8\textwidth]{s3power_inti}% \vfill \end{column} \begin{column}{0.5\textwidth} \only<1>{ \begin{itemize} \item FPGA Xilinx Spartan 3E (XC3S1600E) \item 2 Memorias de configuración XCF04S (4+4 Mbit). \item USB Transceiver de 12 Mb/s (Full Speed) \item 2 Puertos seriales RS232 de hasta 300Kbps \item 4 Pulsadores, 5 Dip switch, 4 LEDs \item 1 Puerto JTAG. \item 26 Pines de I/O. \item Alimentación simple de 5V. \end{itemize} } \only<2>{ Módulo de alimentación para las familias Spartan 3. Está basado en el chip TPS75003 y sigue los mismos criterios que la tarjeta S3PROTO-MINI. Se trata de un impreso doble faz, de 3x5 cm que se acopla a la parte posterior de la S3PROTO- MINI para proveerla de las tensiones necesarias: \begin{itemize} \item 1,25 V / 2,5 A (Vcore) \item 3,3 V / 2,5 A (Vcco) \item 2,4 V / 200 mA (Vaux) \end{itemize} } \end{column} \end{columns} \end{frame}
Go to most recent revision | Compare with Previous | Blame | View Log