Subversion Repositories phr

%\documentclass[handout]{beamer}
\documentclass{beamer}
 
\usepackage [utf8] {inputenc}
\usepackage [spanish] {babel}
 
\usepackage{graphicx}
\graphicspath{{images/}}
 
%\setbeamertemplate{navigation symbols}{}  % borra los controles de navegación
 
\usetheme{Warsaw}
%\usetheme{Frankfurt}
\usecolortheme[RGB={70,70,255}]{structure}
 
\setbeamercovered{transparent=0}
%\setbeamercovered{transparent=40}
 
%\beamersetuncovermixins{\opaqueness<1>{25}}{\opaqueness<2->{15}}
 
\title{Plataforma de Hardware Reconfigurable}  
\author{Luis Guanuco, Sergio  Olmedo, Maximiliano Quinteros}
\date{\today} 
\institute{Centro Universitario de Desarrollo en Automoción y Robótica\\Universidad Tecnológica Nacional, Facultad Regional Córdoba}
 
\titlegraphic{\includegraphics[width=5.5cm]{phr_small.png}}
 
\AtBeginSection[]{
  \begin{frame}
    \frametitle{Contenidos}
    \tableofcontents[currentsection,hideallsubsections]
  \end{frame}
}
 
 
\begin{document}
 
\begin{frame}
\titlepage
%\transfade
\end{frame}
 
\begin{frame}\frametitle{Contenidos}
%\transfade
\tableofcontents[hideallsubsections]
\end{frame} 
 
 
 
\section{Introducción} 
\begin{frame}
\frametitle{Introducción} 
\begin{center}
\includegraphics[width=0.6\textwidth]{prof.pdf}
\end{center}
\end{frame}
 
\begin{frame}
\frametitle{Kit CPLD} 
\begin{center}
\includegraphics[height=0.5\textheight]{kit_cpld_per.png} \hspace{1ex}
\includegraphics[height=0.4\textheight]{kit_cpld.png}
\end{center}
\end{frame}
 
\begin{frame}
\frametitle{Plataforma de Hardware Reconfigurable} 
\begin{center}
\includegraphics[width=1\textwidth]{phr_small.png} 
\end{center}
\end{frame}
 
\section[Diagrama de bloques]{Diagrama de bloques del Hardware} 
\begin{frame}
\frametitle{Diagrama de bloques del Hardware} 
\transfade
\begin{center}
    \includegraphics<1>[width=0.9\textwidth]{block1.pdf}
    \includegraphics<2>[width=0.9\textwidth]{block2.pdf}
    \includegraphics<3>[width=0.9\textwidth]{block3.pdf}
\end{center}
\end{frame}
 
 
\section{Placa PHR}
\begin{frame}
\frametitle{Placa PHR} 
\begin{center}
\includegraphics[width=\textwidth]{phr_text.png}
\end{center}
\end{frame}
 
\subsection{Características}
\begin{frame}
\frametitle{Características} 
 
\begin{description}[Memoria PROM:]
 
\item [FPGA:] Xilinx Spartan-3A XC3S200A (VQG100).
\pause
\item [Memoria PROM:] Xilinx XCF02S.
\pause
\item [Voltaje entrada:] 5V.
\pause
\item [Relojes:] Un reloj fijo y tres seleccionables:
 
	\begin{enumerate}
	\item 50 MHz.
	\item 16 MHz, 1 MHz, 500 kHz y 250 kHz.
	\item 125 kHz, 62.5 kHz, 31.25 kHz, 15.625 kHz.
	\item 3.9062 kHz, 1.9531 kHz, 976,56251 Hz.
   \end{enumerate}
\pause
\item [GPIO:] 28 pines en total.
\end{description}
 
\end{frame}
 
\begin{frame}[b]
\frametitle{Periféricos} 
\only<1-5>{
\begin{itemize}
\item \textbf<1>{8 LEDs}
\item \textbf<2>{8 llaves (DIP switch)}
\item \textbf<3>{4 pulsadores}
\item \textbf<4>{Display de 7 segmentos cuádruple}
\item \textbf<5>{Puerto serie}
\end{itemize}
}
 
%\vspace{3cm} 
\begin{center}
\includegraphics<1>[width=1\textwidth]{phr_top_leds.png}
\includegraphics<2>[width=1\textwidth]{phr_top_switches.png}
\includegraphics<3>[width=1\textwidth]{phr_top_botones.png}
\includegraphics<4>[width=1\textwidth]{phr_top_display.png}
\includegraphics<5>[width=1\textwidth]{phr_top_nada.png}
\includegraphics<6>[width=1\textwidth]{phr_top.png}
\end{center}
 
\vspace{1ex}
 
 
 
\end{frame}
 
 
\section{Placa S3Power}
\begin{frame}
\frametitle{Placa S3Power} 
\begin{center}
\includegraphics[width=0.8\textwidth]{s3power_small.png}
\end{center}
\end{frame}
 
\subsection{INTI}
\begin{frame}
\frametitle{INTI} 
 
\begin{center}
\includegraphics[width=0.6\textwidth]{s3power_inti.png}
 
Christian Huy y Diego Brengi
 
Instituto Nacional de Tecnología Industrial
 
\end{center}
 
\end{frame}
 
\subsection{Requerimientos de alimentación de la FPGA}
\begin{frame}
\frametitle{Voltajes de alimentación} 
 
\begin{center}
\begin{tabular}{|c|p{4.5cm}|p{3cm}|}
	\hline
	\textbf{Entrada} & \textbf{Alimienta a} & \textbf{Tensión nominal} \\	\hline
	\hline
   VCCINT  & Núcleo interno (CLBs, bloques de RAM).  & 1.2V    \\	\hline
   VCCAUX  & DCMs, drivers diferenciales, pines de configuración dedicados y la  interfaz JTAG.    & 2.5V o 3.3V    \\	\hline
   VCCO0  & Banco de E/S número 0.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.    \\	\hline
   VCCO1  & Banco de E/S número 1.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.   \\	\hline
   VCCO2  & Banco de E/S número 2.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.    \\	\hline
   VCCO3  & Banco de E/S número 3.    & 3.3V, 3.0V, 2.5V, 1.8V, 1.5V y 1.2V.    \\	\hline
\end{tabular}
\end{center}
 
\end{frame}
 
\begin{frame}
\frametitle{Circuito POR} 
 
El circuito \emph{Power On RESET} verifica:
\begin{itemize}
\item VCCINT
\item VCCAUX
\item VCCO2
\end{itemize}
 
\pause
 
Tiempos de encendido:
 
\begin{center}
\begin{tabular}{|c|l|c|c|}
	\hline
	\textbf{Símbolo} & \textbf{Rampa de} & \textbf{Min} & \textbf{Max} \\	\hline
	\hline
   VCCINTR & VCCINT  & 0.2 ms & 100 ms   \\	\hline
	VCCAUXR & VCCAUX  & 0.2 ms & 100 ms   \\	\hline
	VCCO2R  & VCCO del Banco 2  & 0.2 ms & 100 ms   \\	\hline
\end{tabular}
\end{center}
 
\end{frame}
 
 
\subsection{S3Power}
 
\begin{frame}
\frametitle{Voltajes elegidos} 
\begin{itemize}
\item 1.2V y 2.5A para la lógica interna.
\item 3.3V y 2.5A para los bancos de pines.
\item 2.5V y 200mA para el módulo de comunicación JTAG.
\end{itemize}
\end{frame}
 
\begin{frame}
\frametitle{El chip TPS75003} 
\begin{itemize}
\item<1-> Posee tres reguladores de tensión: Dos tipo Buck de 3A y eficiencia del 95\% y otro regulador lineal de 300 mA.
\item<2-> Voltaje de entrada de entre 2.2V y 6.5 V.
\item<3-> Arranque suave e independiente para cada regulador.
\item<4-> Tensiones ajustables de 1.2 V a 6.5 V para los convertidores Buck y de 1.0 V a 6.5 V para el convertidor lineal.
\end{itemize}
\end{frame}
 
\begin{frame}
\frametitle{Arranque medido} 
\begin{center}
\includegraphics[width=0.9\textwidth]{arranque.pdf}
\end{center}
\end{frame}
 
 
\section{Placa OOCDLink}
\begin{frame}
\frametitle{Placa OOCDLink} 
\begin{center}
\includegraphics[width=0.8\textwidth]{oocdlink_small.png}
\end{center}
\end{frame}
 
\subsection{FTDI chip}
\begin{frame}
\frametitle{FTDIchip} 
\begin{center}
\includegraphics[width=1\textwidth]{FTblock.pdf}
\end{center}
\end{frame}
 
\section{Configuración de la FPGA}
\begin{frame} 
\frametitle{Modos de configuración (familia Spartan-3A)} 
\begin{itemize}
\item \textbf<2>{\textsl{Master Serial} desde una memoria PROM Flash de Xilinx}
\item \textsl{Serial Peripheral Interface} (SPI) desde una memoria Flash SPI
\item \textsl{Byte Peripheral Interface} (BPI) desde una memoria NOR Flash
\item \textsl{Slave Serial}, típicamente cargada desde un procesador
\item \textsl{Slave Parallel}, típicamente cargada desde un procesador
\item \textbf<2>{\textsl{Boundary Scan} (JTAG), típicamente cargada desde un procesador}
\end{itemize} 
\end{frame}
 
 
\begin{frame} 
\frametitle{Selección de los modos de configuración} 
\includegraphics[width=1\textwidth]{config_modes.pdf}
\end{frame}
 
\begin{frame} 
\frametitle{Circuito de configuración} 
\includegraphics[width=1\textwidth]{conf_mod_sche.pdf}
\end{frame}
 
 
\subsection{Software}
 
\begin{frame}
\frametitle{xc3sprog} 
\begin{center}
\includegraphics[width=1\textwidth]{xc3sprog.pdf}
\end{center}
\end{frame}
 
\begin{frame}
\frametitle{xc3sprog} 
\begin{center}
\includegraphics[width=0.8\textwidth]{front-end.pdf}
\end{center}
\end{frame}
 
\begin{frame}
\frametitle{PHR GUI} 
\begin{center}
\includegraphics[width=0.8\textwidth]{phr-gui.png}
\end{center}
\end{frame}
 
\appendix
 
\section*{Terminando}
\begin{frame} 
\begin{center}
\includegraphics[width=1\textwidth]{opencores.png}
\end{center}
\end{frame}
 
\begin{frame} 
\frametitle{¿Preguntas?} 
\begin{center}
\includegraphics[width=0.8\textwidth]{question.pdf}
\end{center}
\end{frame}
 
\begin{frame} 
\frametitle{¿Preguntas?} 
\begin{center}
\includegraphics[height=0.9\textheight]{question_.pdf}
\end{center}
\end{frame}
 
 
\end{document}