Subversion Repositories socgen

<?xml version="1.0" encoding="UTF-8"?>
<!--

-->
<socgen:componentConfiguration  
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"  
xmlns:socgen="http://opencores.org" 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">

<socgen:vendor>opencores.org</socgen:vendor>
<socgen:library>io</socgen:library>
<socgen:component>io_ext_mem_interface</socgen:component>


<socgen:ip_name_depth>2</socgen:ip_name_depth>
<socgen:ip_name_vendor_sep>_</socgen:ip_name_vendor_sep>
<socgen:ip_name_library_sep>_</socgen:ip_name_library_sep>
<socgen:ip_name_version_sep>_</socgen:ip_name_version_sep>
<socgen:ip_name_base_macro>VARIANT</socgen:ip_name_base_macro>
<socgen:systems>
  <socgen:system>
   <socgen:name>TestBenches</socgen:name>
   <socgen:level1>sim</socgen:level1>
   <socgen:level2>testbenches</socgen:level2>
   <socgen:level3>testbench</socgen:level3>
   <socgen:level4>version</socgen:level4>
  </socgen:system>
  <socgen:system>
   <socgen:name>Fpgas</socgen:name>
   <socgen:level1>syn</socgen:level1>
   <socgen:level2>ise</socgen:level2>
   <socgen:level3>chip</socgen:level3>
   <socgen:level4>variant</socgen:level4>
  </socgen:system>
</socgen:systems>



<socgen:doc>

<socgen:library_path>/doc</socgen:library_path>

</socgen:doc>


<socgen:configurations>

          <socgen:configuration>
            <socgen:name>default</socgen:name>
            <socgen:version>def</socgen:version>
            <socgen:parameters>
            <socgen:parameter><socgen:name>BASE_ADDR</socgen:name><socgen:value>4'h0</socgen:value></socgen:parameter>
            <socgen:parameter><socgen:name>BASE_WIDTH</socgen:name><socgen:value>4</socgen:value></socgen:parameter>
            <socgen:parameter><socgen:name>ADDR_WIDTH</socgen:name><socgen:value>8</socgen:value></socgen:parameter>
            <socgen:parameter><socgen:name>MEM_WIDTH</socgen:name><socgen:value>23</socgen:value></socgen:parameter>
            <socgen:parameter><socgen:name>MEM_FRAME</socgen:name><socgen:value>10</socgen:value></socgen:parameter>
           </socgen:parameters>
          </socgen:configuration>

 </socgen:configurations>



<socgen:sim>


<socgen:comp_path>io_ext_mem_interface/sim</socgen:comp_path>




<socgen:testbenches> 





<socgen:testbench> 
<socgen:variant>io_ext_mem_interface_def_lint</socgen:variant>
<socgen:version>def_lint</socgen:version>  

<socgen:tools>
  <socgen:tool>rtl_check</socgen:tool>
</socgen:tools>
</socgen:testbench>





</socgen:testbenches>






<socgen:rtl_check>
<socgen:lint>
<socgen:name>default</socgen:name>
<socgen:variant>io_ext_mem_interface_def_lint</socgen:variant>
</socgen:lint>
</socgen:rtl_check>







</socgen:sim>



</socgen:componentConfiguration>