URL
https://opencores.org/ocsvn/socgen/socgen/trunk
Subversion Repositories socgen
[/] [socgen/] [trunk/] [Projects/] [opencores.org/] [io/] [ip/] [io_pic/] [sim/] [testbenches/] [xml/] [io_pic_def_duth.design.xml] - Rev 135
Compare with Previous | Blame | View Log
<?xml version="1.0" encoding="UTF-8"?>
<!--
// //
// Generated File Do Not EDIT //
// //
// ./tools/verilog/gen_tb -vendor opencores.org -library io -component io_pic -version def //
// //
-->
<ipxact:design
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>io</ipxact:library>
<ipxact:name>io_pic</ipxact:name>
<ipxact:version>def_duth.design</ipxact:version>
<ipxact:adHocConnections>
<ipxact:adHocConnection>
<ipxact:name>addr</ipxact:name>
<ipxact:externalPortReference portRef="addr" left="3" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="addr" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>clk</ipxact:name>
<ipxact:externalPortReference portRef="clk" />
<ipxact:internalPortReference componentRef="dut" portRef="clk" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>cs</ipxact:name>
<ipxact:externalPortReference portRef="cs" />
<ipxact:internalPortReference componentRef="dut" portRef="cs" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>enable</ipxact:name>
<ipxact:externalPortReference portRef="enable" />
<ipxact:internalPortReference componentRef="dut" portRef="enable" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>int_in</ipxact:name>
<ipxact:externalPortReference portRef="int_in" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="int_in" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>irq_out</ipxact:name>
<ipxact:externalPortReference portRef="irq_out" />
<ipxact:internalPortReference componentRef="dut" portRef="irq_out" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>nmi_out</ipxact:name>
<ipxact:externalPortReference portRef="nmi_out" />
<ipxact:internalPortReference componentRef="dut" portRef="nmi_out" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>rd</ipxact:name>
<ipxact:externalPortReference portRef="rd" />
<ipxact:internalPortReference componentRef="dut" portRef="rd" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>rdata</ipxact:name>
<ipxact:externalPortReference portRef="rdata" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="rdata" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>reset</ipxact:name>
<ipxact:externalPortReference portRef="reset" />
<ipxact:internalPortReference componentRef="dut" portRef="reset" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>wdata</ipxact:name>
<ipxact:externalPortReference portRef="wdata" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="wdata" />
</ipxact:adHocConnection>
<ipxact:adHocConnection>
<ipxact:name>wr</ipxact:name>
<ipxact:externalPortReference portRef="wr" />
<ipxact:internalPortReference componentRef="dut" portRef="wr" />
</ipxact:adHocConnection>
</ipxact:adHocConnections>
<ipxact:componentInstances>
<ipxact:componentInstance>
<ipxact:instanceName>dut</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="io" name="io_pic" version="def" />
<ipxact:configurableElementValues>
<ipxact:configurableElementValue referenceId="IRQ_MODE">IRQ_MODE</ipxact:configurableElementValue>
<ipxact:configurableElementValue referenceId="NMI_MODE">NMI_MODE</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>
</ipxact:componentInstances>
</ipxact:design>