Subversion Repositories socgen

<?xml version="1.0" encoding="UTF-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG                         //
//                                                                        //
//   This source file may be used and distributed without                 //
//   restriction provided that this copyright statement is not            //
//   removed from the file and that any derivative work contains          //
//   the original copyright notice and the associated disclaimer.         //
//                                                                        //
//   This source file is free software; you can redistribute it           //
//   and/or modify it under the terms of the GNU Lesser General           //
//   Public License as published by the Free Software Foundation;         //
//   either version 2.1 of the License, or (at your option) any           //
//   later version.                                                       //
//                                                                        //
//   This source is distributed in the hope that it will be               //
//   useful, but WITHOUT ANY WARRANTY; without even the implied           //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR              //
//   PURPOSE. See the GNU Lesser General Public License for more          //
//   details.                                                             //
//                                                                        //
//   You should have received a copy of the GNU Lesser General            //
//   Public License along with this source; if not, download it           //
//   from http://www.opencores.org/lgpl.shtml                             //
//                                                                        //
-->
<ipxact:design 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>io</ipxact:library>
<ipxact:name>io_uart</ipxact:name>
<ipxact:version>tx.design</ipxact:version>  


<ipxact:vendorExtensions><socgen:nodes>

<socgen:node><ipxact:name>status</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>
<ipxact:wire>
<ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
</socgen:node>

<socgen:node><ipxact:name>rcv_data</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>
<ipxact:wire>
<ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
</socgen:node>

<socgen:node><ipxact:name>cntrl</ipxact:name>
<ipxact:typeName>wire</ipxact:typeName>
<ipxact:wire>
<ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
</socgen:node>

<socgen:node><ipxact:name>lat_wdata</ipxact:name>
<ipxact:typeName>reg</ipxact:typeName>
<ipxact:wire>
<ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
</socgen:node>


<socgen:node><ipxact:name>txd_load</ipxact:name>
<ipxact:typeName>reg</ipxact:typeName>

</socgen:node>


<socgen:node><ipxact:name>rxd_data_avail_stb</ipxact:name>
<ipxact:typeName>reg</ipxact:typeName>

</socgen:node>




</socgen:nodes></ipxact:vendorExtensions>





   <ipxact:interconnections>
                   <ipxact:interconnection>
      <ipxact:name>uart</ipxact:name>
       <ipxact:activeInterface componentRef="uart" busRef="uart"></ipxact:activeInterface>
    <ipxact:hierInterface busRef="uart"/>
    </ipxact:interconnection>   
    
        

  </ipxact:interconnections>



<ipxact:adHocConnections>


  <ipxact:adHocConnection>
      <ipxact:name>clk</ipxact:name>
      <ipxact:externalPortReference portRef="slave_clk_clk"/>
      <ipxact:internalPortReference componentRef="uart" portRef="clk"/>
    </ipxact:adHocConnection>


  <ipxact:adHocConnection>
      <ipxact:name>reset</ipxact:name>
      <ipxact:externalPortReference portRef="slave_reset_reset"/>
      <ipxact:internalPortReference componentRef="uart" portRef="reset"/>
    </ipxact:adHocConnection>



  <ipxact:adHocConnection>
      <ipxact:name>cts_pad_in</ipxact:name>
      <ipxact:externalPortReference portRef="cts_pad_in"/>
      <ipxact:internalPortReference componentRef="uart" portRef="cts_pad_in"/>
    </ipxact:adHocConnection>

  <ipxact:adHocConnection>
      <ipxact:name>rts_pad_out</ipxact:name>
      <ipxact:externalPortReference portRef="rts_pad_out"/>
      <ipxact:internalPortReference componentRef="uart" portRef="rts_pad_out"/>
    </ipxact:adHocConnection>




 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="0" right="0" />
      <ipxact:internalPortReference componentRef="uart" portRef="txd_parity"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="1" right="1" />
      <ipxact:internalPortReference componentRef="uart" portRef="txd_force_parity"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="2" right="2" />
      <ipxact:internalPortReference componentRef="uart" portRef="txd_break"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="3" right="3" />
      <ipxact:internalPortReference componentRef="uart" portRef="rts_in"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="4" right="4" />
      <ipxact:internalPortReference componentRef="uart" portRef="parity_enable"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>lat_wdata</ipxact:name>
      <ipxact:externalPortReference portRef="lat_wdata" />
      <ipxact:internalPortReference componentRef="uart" portRef="txd_data_in"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>txd_load</ipxact:name>
      <ipxact:externalPortReference portRef="txd_load"/>
      <ipxact:internalPortReference componentRef="uart" portRef="txd_load"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rcv_data</ipxact:name>
      <ipxact:externalPortReference portRef="rcv_data" left="7" right="0" />
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_data_out"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="0" right="0" />
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_parity"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>cntrl</ipxact:name>
      <ipxact:externalPortReference portRef="cntrl" left="1" right="1" />
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_force_parity"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>status</ipxact:name>
      <ipxact:externalPortReference portRef="status" left="1" right="1" />
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_stop_error"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>status</ipxact:name>
      <ipxact:externalPortReference portRef="status" left="3" right="3" />
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_parity_error"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_data_avail_stb</ipxact:name>
      <ipxact:externalPortReference portRef="rxd_data_avail_stb"/>
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_data_avail_stb"/>
    </ipxact:adHocConnection>


 <ipxact:adHocConnection>
      <ipxact:name>rxd_data_avail</ipxact:name>
      <ipxact:externalPortReference portRef="rxd_data_avail"/>
      <ipxact:internalPortReference componentRef="uart" portRef="rxd_data_avail"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection>
      <ipxact:name>status</ipxact:name>
      <ipxact:externalPortReference portRef="status" left="4" right="4" />
      <ipxact:internalPortReference componentRef="uart" portRef="cts_out"/>
    </ipxact:adHocConnection>

 <ipxact:adHocConnection>
      <ipxact:name>status</ipxact:name>
      <ipxact:externalPortReference portRef="status" left="5" right="5" />
      <ipxact:internalPortReference componentRef="uart" portRef="txd_buffer_empty"/>
    </ipxact:adHocConnection>







  <ipxact:adHocConnection tiedValue="4'b1011"  >
      <ipxact:internalPortReference componentRef="uart" portRef="divider_in"/>
    </ipxact:adHocConnection>


</ipxact:adHocConnections>


<ipxact:componentInstances>

<ipxact:componentInstance>
<ipxact:instanceName>uart</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="logic" name="uart" version="tx"   />
 <ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="PRESCALE">PRESCALE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="PRE_SIZE">PRE_SIZE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="DIV">DIV</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="TX_FIFO_SIZE">TX_FIFO_SIZE</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="TX_FIFO_WORDS">TX_FIFO_WORDS</ipxact:configurableElementValue>
 </ipxact:configurableElementValues>
</ipxact:componentInstance>

</ipxact:componentInstances>









</ipxact:design>