URL
https://opencores.org/ocsvn/socgen/socgen/trunk
Subversion Repositories socgen
[/] [socgen/] [trunk/] [common/] [opencores.org/] [Busdefs/] [or1k/] [xml/] [or1k_cpu_rtl.abstractionDefinition.xml] - Rev 135
Compare with Previous | Blame | View Log
<?xml version="1.0" encoding="UTF-8"?><!--// //// Author : John Eaton Ouabache Designworks //// //// Copyright (C) 2011 Authors and OPENCORES.ORG //// //// This source file may be used and distributed without //// restriction provided that this copyright statement is not //// removed from the file and that any derivative work contains //// the original copyright notice and the associated disclaimer. //// //// This source file is free software; you can redistribute it //// and/or modify it under the terms of the GNU Lesser General //// Public License as published by the Free Software Foundation; //// either version 2.1 of the License, or (at your option) any //// later version. //// //// This source is distributed in the hope that it will be //// useful, but WITHOUT ANY WARRANTY; without even the implied //// warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR //// PURPOSE. See the GNU Lesser General Public License for more //// details. //// //// You should have received a copy of the GNU Lesser General //// Public License along with this source; if not, download it //// from http://www.opencores.org/lgpl.shtml //// //--><ipxact:abstractionDefinitionxmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"xmlns:socgen="http://opencores.org"xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd"><ipxact:vendor>opencores.org</ipxact:vendor><ipxact:library>Busdefs</ipxact:library><ipxact:name>or1k</ipxact:name><ipxact:version>cpu_rtl</ipxact:version><ipxact:busType vendor="opencores.org" library="Busdefs" name="or1k" version="cpu"/><ipxact:ports><ipxact:port><ipxact:logicalName>addr</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>cycstb</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>stb</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>cyc</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>we</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>sel</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>tag_src</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>wdata</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>rdata</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>in</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>out</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>ack</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>in</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>out</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>cab</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>rty</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>in</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>out</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>err</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>in</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>out</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>tag_ret</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>in</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>out</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>caci</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port><ipxact:port><ipxact:logicalName>mmu_en</ipxact:logicalName><ipxact:wire><ipxact:onMaster><ipxact:direction>out</ipxact:direction></ipxact:onMaster><ipxact:onSlave><ipxact:direction>in</ipxact:direction></ipxact:onSlave></ipxact:wire></ipxact:port></ipxact:ports></ipxact:abstractionDefinition>
