Subversion Repositories socgen

<?xml version="1.0" encoding="UTF-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG                         //
//                                                                        //
//   This source file may be used and distributed without                 //
//   restriction provided that this copyright statement is not            //
//   removed from the file and that any derivative work contains          //
//   the original copyright notice and the associated disclaimer.         //
//                                                                        //
//   This source file is free software; you can redistribute it           //
//   and/or modify it under the terms of the GNU Lesser General           //
//   Public License as published by the Free Software Foundation;         //
//   either version 2.1 of the License, or (at your option) any           //
//   later version.                                                       //
//                                                                        //
//   This source is distributed in the hope that it will be               //
//   useful, but WITHOUT ANY WARRANTY; without even the implied           //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR              //
//   PURPOSE. See the GNU Lesser General Public License for more          //
//   details.                                                             //
//                                                                        //
//   You should have received a copy of the GNU Lesser General            //
//   Public License along with this source; if not, download it           //
//   from http://www.opencores.org/lgpl.shtml                             //
//                                                                        //
-->
<ipxact:component 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org" 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>Testbench</ipxact:library>
<ipxact:name>toolflow</ipxact:name>
<ipxact:version>icarus</ipxact:version>  

<ipxact:componentGenerators>


<ipxact:componentGenerator>
  <ipxact:name>gen_elab_filelists</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions>
    <socgen:envIdentifier>:*Simulation:*</socgen:envIdentifier>
    <socgen:envIdentifier>:*Synthesis:*</socgen:envIdentifier>
  </ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/sys/gen_elab_child_filelist</ipxact:generatorExe>
  <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>top_file</ipxact:name>
      <ipxact:value>./TestBench</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>top</ipxact:name>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>


<ipxact:componentGenerator>
  <ipxact:name>gen_filelists</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions>
    <socgen:envIdentifier>:*Simulation:*</socgen:envIdentifier>
    <socgen:envIdentifier>:*Synthesis:*</socgen:envIdentifier>
  </ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/sys/gen_child_filelist</ipxact:generatorExe>
  <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>top_file</ipxact:name>
      <ipxact:value>./TestBench</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>top</ipxact:name>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>




<ipxact:componentGenerator>
  <ipxact:name>gen_cov_filelist</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions>
    <socgen:envIdentifier>:*Lint:*</socgen:envIdentifier>
  </ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/sys/gen_child_filelist</ipxact:generatorExe>
  <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>top_file</ipxact:name>
      <ipxact:value>"-v ./TestBench"</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>top</ipxact:name>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>suffix</ipxact:name>
      <ipxact:value>COV</ipxact:value>
    </ipxact:parameter>
    <ipxact:parameter> 
      <ipxact:name>leader</ipxact:name>
      <ipxact:value>"-v "</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>








<ipxact:componentGenerator>
  <ipxact:name>gen_verilogLib_sim</ipxact:name>
  <ipxact:phase>105.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*Simulation:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/verilog/gen_verilogLib</ipxact:generatorExe>
    <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>view</ipxact:name>
      <ipxact:value>sim</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>      
</ipxact:componentGenerator>


<ipxact:componentGenerator>
  <ipxact:name>gen_verilogLib_syn</ipxact:name>
  <ipxact:phase>105.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*Synthesis:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/verilog/gen_verilogLib</ipxact:generatorExe>
    <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>view</ipxact:name>
      <ipxact:value>syn</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>      
</ipxact:componentGenerator>


<ipxact:componentGenerator>
  <ipxact:name>gen_verilogLib_lint</ipxact:name>
  <ipxact:phase>105.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*Lint:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/verilog/gen_verilogLib</ipxact:generatorExe>
    <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>view</ipxact:name>
      <ipxact:value>lint</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>      
</ipxact:componentGenerator>

</ipxact:componentGenerators>



<ipxact:fileSets>





   <ipxact:fileSet>
      <ipxact:name>fs-sim</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/sim/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType>
        <ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

   </ipxact:fileSet>




   <ipxact:fileSet>
      <ipxact:name>fs-syn</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/syn/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType>
        <ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

   </ipxact:fileSet>



   <ipxact:fileSet>
      <ipxact:name>fs-lint</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName>dest_dir</ipxact:logicalName>
        <ipxact:name>../views/lint/</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType>
        <ipxact:userFileType>libraryDir</ipxact:userFileType>
      </ipxact:file>

   </ipxact:fileSet>







</ipxact:fileSets>




 

<ipxact:model>    

     <ipxact:modelParameters>
        <ipxact:modelParameter><ipxact:name>PERIOD</ipxact:name><ipxact:value>40</ipxact:value></ipxact:modelParameter>
        <ipxact:modelParameter><ipxact:name>TIMEOUT</ipxact:name><ipxact:value>100000</ipxact:value></ipxact:modelParameter>
      </ipxact:modelParameters>


                <ipxact:instantiations>
                        <ipxact:designInstantiation>
                                <ipxact:name>Bfm</ipxact:name>
                                <ipxact:designRef vendor="opencores.org" library="Testbench" name="clock_gen" version="bfm.design"/>
                        </ipxact:designInstantiation>
                </ipxact:instantiations>

      

       <ipxact:views>


              <ipxact:view>
              <ipxact:name>Bfm</ipxact:name>
              <ipxact:designInstantiationRef>Bfm</ipxact:designInstantiationRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>sim</ipxact:name>
              <ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
              <ipxact:fileSetRef><ipxact:localName>fs-sim</ipxact:localName></ipxact:fileSetRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>syn</ipxact:name>
              <ipxact:envIdentifier>:*Synthesis:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
              <ipxact:fileSetRef><ipxact:localName>fs-syn</ipxact:localName></ipxact:fileSetRef>
              </ipxact:view>



              <ipxact:view>
              <ipxact:name>lint</ipxact:name>
              <ipxact:envIdentifier>:*Lint:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
              <ipxact:fileSetRef><ipxact:localName>fs-lint</ipxact:localName></ipxact:fileSetRef>
              </ipxact:view>




      </ipxact:views>













<ipxact:ports>

<ipxact:port><ipxact:name>clk</ipxact:name>
  <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
  <ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>

<ipxact:port><ipxact:name>START</ipxact:name>
  <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
  <ipxact:wire><ipxact:direction>in</ipxact:direction></ipxact:wire>
</ipxact:port>


<ipxact:port><ipxact:name>FAIL</ipxact:name>
  <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
  <ipxact:wire><ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>



<ipxact:port><ipxact:name>FINISH</ipxact:name>
  <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>wire</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
  <ipxact:wire><ipxact:direction>out</ipxact:direction></ipxact:wire>
</ipxact:port>


</ipxact:ports>

</ipxact:model>       

</ipxact:component>