OpenCores
URL https://opencores.org/ocsvn/socgen/socgen/trunk

Subversion Repositories socgen

[/] [socgen/] [trunk/] [common/] [opencores.org/] [cde/] [ip/] [pad/] [componentCfg.xml] - Rev 135

Compare with Previous | Blame | View Log

<?xml version="1.0" encoding="UTF-8"?>
<!--

-->
<socgen:componentConfiguration  
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"  
xmlns:socgen="http://opencores.org" 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">

<socgen:vendor>opencores.org</socgen:vendor>
<socgen:library>cde</socgen:library>
<socgen:component>pad</socgen:component>


<socgen:ip_name_depth>3</socgen:ip_name_depth>
<socgen:ip_name_vendor_sep>_</socgen:ip_name_vendor_sep>
<socgen:ip_name_library_sep>_</socgen:ip_name_library_sep>
<socgen:ip_name_version_sep>_</socgen:ip_name_version_sep>
<socgen:ip_name_base_macro>VARIANT</socgen:ip_name_base_macro>




<socgen:doc>

<socgen:library_path>/ip/pad/doc</socgen:library_path>
<socgen:comp_path>pad/doc</socgen:comp_path>


<socgen:versions>

  <socgen:version>
   <socgen:name>se_dig</socgen:name>
   <socgen:description>Single ended bidirectional digital pad</socgen:description>
  </socgen:version>

  <socgen:version>
   <socgen:name>in_dig</socgen:name>
   <socgen:description>Single ended input digital pad</socgen:description>
  </socgen:version>

  <socgen:version>
   <socgen:name>out_dig</socgen:name>
   <socgen:description>Single ended output digital pad</socgen:description>
  </socgen:version>


  <socgen:version>
   <socgen:name>tri_dig</socgen:name>
   <socgen:description>Single ended tristatable digital pad</socgen:description>
  </socgen:version>


  <socgen:version>
   <socgen:name>od_dig</socgen:name>
   <socgen:description>Single ended open drain digital pad</socgen:description>
  </socgen:version>





</socgen:versions>


<socgen:parameters>

  <socgen:parameter>
   <socgen:name>WIDTH</socgen:name>
   <socgen:description>Width of pad</socgen:description>
  </socgen:parameter>


</socgen:parameters>



<socgen:interfaces>

  <socgen:interface>
   <socgen:name>PAD</socgen:name>
   <socgen:description>PCA Pad connection</socgen:description>
  </socgen:interface>

  <socgen:interface>
   <socgen:name>pad_oe</socgen:name>
   <socgen:description>Active high tristate drive signal</socgen:description>
  </socgen:interface>

  <socgen:interface>
   <socgen:name>pad_out</socgen:name>
   <socgen:description>Output signal</socgen:description>
  </socgen:interface>

  <socgen:interface>
   <socgen:name>pad_in</socgen:name>
   <socgen:description>Input signal</socgen:description>
  </socgen:interface>



</socgen:interfaces>







</socgen:doc>

      <socgen:configurations>




          <socgen:configuration>
            <socgen:name>default</socgen:name>
            <socgen:version>in_dig</socgen:version>
            <socgen:version>out_dig</socgen:version>
            <socgen:version>tri_dig</socgen:version>
            <socgen:version>od_dig</socgen:version>
            <socgen:parameters>
            <socgen:parameter><socgen:name>WIDTH</socgen:name><socgen:value>1</socgen:value></socgen:parameter>
           </socgen:parameters>
          </socgen:configuration>


          <socgen:configuration>
            <socgen:name>io</socgen:name>
            <socgen:version>se_dig</socgen:version>
            <socgen:parameters>
            <socgen:parameter><socgen:name>WIDTH</socgen:name><socgen:value>1</socgen:value></socgen:parameter>
            <socgen:parameter><socgen:name>OE_WIDTH</socgen:name><socgen:value>1</socgen:value></socgen:parameter>
            <socgen:parameter><socgen:name>SCMD</socgen:name><socgen:value>1</socgen:value></socgen:parameter>
           </socgen:parameters>
          </socgen:configuration>








      </socgen:configurations>



<socgen:sim>

<socgen:comp_path>pad/sim</socgen:comp_path>






<socgen:testbenches>  


<socgen:testbench>
<socgen:variant>pad_lint</socgen:variant>
<socgen:version>lint</socgen:version>  
<socgen:tools>
  <socgen:tool>rtl_check</socgen:tool>
</socgen:tools>
</socgen:testbench>

</socgen:testbenches>



<socgen:rtl_check>

<socgen:lint>
<socgen:name>default</socgen:name>
<socgen:variant>pad_lint</socgen:variant>
</socgen:lint>

</socgen:rtl_check>


</socgen:sim>



      
</socgen:componentConfiguration>  

Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.