URL
https://opencores.org/ocsvn/steelcore/steelcore/trunk
Subversion Repositories steelcore
[/] [vivado/] [steel-core.xpr] - Rev 11
Compare with Previous | Blame | View Log
<?xml version="1.0" encoding="UTF-8"?><!-- Product Version: Vivado v2019.2 (64-bit) --><!-- --><!-- Copyright 1986-2019 Xilinx, Inc. All Rights Reserved. --><Project Version="7" Minor="44" Path="/home/rafa/ufrgs/steel-core/vivado/steel-core.xpr"><DefaultLaunch Dir="$PRUNDIR"/><Configuration><Option Name="Id" Val="b8561a63f69e41d98a2e12d383a11daf"/><Option Name="Part" Val="xc7a100tcsg324-1"/><Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/><Option Name="CompiledLibDirXSim" Val=""/><Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/><Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/><Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/><Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/><Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/><Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/><Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/><Option Name="SimulatorLanguage" Val="Verilog"/><Option Name="BoardPart" Val=""/><Option Name="BoardPartRepoPaths" Val="$PPRDIR/../../../.Xilinx/Vivado/2019.2/xhub/board_store"/><Option Name="ActiveSimSet" Val="sim_1"/><Option Name="DefaultLib" Val="xil_defaultlib"/><Option Name="ProjectType" Val="Default"/><Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/><Option Name="IPCachePermission" Val="read"/><Option Name="IPCachePermission" Val="write"/><Option Name="EnableCoreContainer" Val="FALSE"/><Option Name="CreateRefXciForCoreContainers" Val="FALSE"/><Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/><Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/><Option Name="EnableBDX" Val="FALSE"/><Option Name="DSABoardId" Val="nexys4"/><Option Name="WTXSimLaunchSim" Val="525"/><Option Name="WTModelSimLaunchSim" Val="0"/><Option Name="WTQuestaLaunchSim" Val="0"/><Option Name="WTIesLaunchSim" Val="0"/><Option Name="WTVcsLaunchSim" Val="0"/><Option Name="WTRivieraLaunchSim" Val="0"/><Option Name="WTActivehdlLaunchSim" Val="0"/><Option Name="WTXSimExportSim" Val="41"/><Option Name="WTModelSimExportSim" Val="41"/><Option Name="WTQuestaExportSim" Val="41"/><Option Name="WTIesExportSim" Val="41"/><Option Name="WTVcsExportSim" Val="41"/><Option Name="WTRivieraExportSim" Val="41"/><Option Name="WTActivehdlExportSim" Val="41"/><Option Name="GenerateIPUpgradeLog" Val="TRUE"/><Option Name="XSimRadix" Val="hex"/><Option Name="XSimTimeUnit" Val="ns"/><Option Name="XSimArrayDisplayLimit" Val="1024"/><Option Name="XSimTraceLimit" Val="65536"/><Option Name="SimTypes" Val="rtl"/><Option Name="SimTypes" Val="bfm"/><Option Name="SimTypes" Val="tlm"/><Option Name="SimTypes" Val="tlm_dpi"/><Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/><Option Name="DcpsUptoDate" Val="TRUE"/></Configuration><FileSets Version="1" Minor="31"><FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1"><Filter Type="Srcs"/><File Path="$PPRDIR/../rtl/globals.vh"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/alu.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/branch_unit.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../soc/bus_arbiter.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/csr_file.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/decoder.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/imm_generator.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/integer_file.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/load_unit.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/machine_control.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../soc/ram.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/steel_top.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../rtl/store_unit.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../soc/uart_tx.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../soc/soc_top.v"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-RF_x0-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-xor.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-lh.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sltiu.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-bne.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-ori.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-add.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-addi.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-jal.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-ECALL-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-slli.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-xori.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-IO-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-LW-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-XOR-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-ANDI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SRLI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SLTI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SLTU-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-simple.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-LHU-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-OR-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-slt.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-EBREAK-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SRAI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-LBU-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-slti.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sw.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-NOP-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SB-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-andi.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-BEQ-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SUB-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-blt.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sra.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-RF_width-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SLT-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-and.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-beq.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-LUI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-DELAY_SLOTS-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sh.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SLTIU-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-bge.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sub.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-ORI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-bltu.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-JAL-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-jalr.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-JALR-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SRA-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-XORI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SLL-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SH-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-LB-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-lw.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-LH-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-ENDIANESS-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-lb.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-lhu.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-BGEU-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-lbu.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sll.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-srli.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-lui.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-RF_size-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-or.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-srl.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SRL-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-ADD-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-srai.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SW-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-auipc.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-MISALIGN_JMP-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-ADDI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-bgeu.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-fence_i.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-BNE-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-AUIPC-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sb.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-BGE-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-MISALIGN_LDST-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-BLT-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-SLLI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-AND-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-BLTU-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../riscv-tests/rv32ui-p-sltu.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-CSRRC-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-CSRRSI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-CSRRCI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-CSRRWI-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-CSRRS-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PPRDIR/../compliance/I-CSRRW-01.elf.mem"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sources_1/imports/util/hello.hex"><FileInfo SFType="MEM"><Attr Name="ImportPath" Val="$PPRDIR/../util/hello.hex"/><Attr Name="ImportTime" Val="1602685950"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><Config><Option Name="DesignMode" Val="RTL"/><Option Name="TopModule" Val="soc_top"/></Config></FileSet><FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1"><Filter Type="Constrs"/><File Path="$PSRCDIR/constrs_1/new/contraints.xdc"><FileInfo><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/></FileInfo></File><Config><Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/contraints.xdc"/><Option Name="ConstrsType" Val="XDC"/></Config></FileSet><FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1"><Filter Type="Srcs"/><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_compliance.v"><FileInfo><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_compliance.v"/><Attr Name="ImportTime" Val="1602395046"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/soc/bench/tb_soc_top.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../soc/bench/tb_soc_top.v"/><Attr Name="ImportTime" Val="1602098745"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/soc/bench/tb_uart_tx.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../soc/bench/tb_uart_tx.v"/><Attr Name="ImportTime" Val="1596916719"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_store_unit.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_store_unit.v"/><Attr Name="ImportTime" Val="1596916485"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_steel_top.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_steel_top.v"/><Attr Name="ImportTime" Val="1596916305"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/soc/bench/tb_ram.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../soc/bench/tb_ram.v"/><Attr Name="ImportTime" Val="1596915858"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_machine_mode.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_machine_mode.v"/><Attr Name="ImportTime" Val="1596915615"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_load_unit.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_load_unit.v"/><Attr Name="ImportTime" Val="1596915437"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_integer_file.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_integer_file.v"/><Attr Name="ImportTime" Val="1596915303"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_decoder.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_decoder.v"/><Attr Name="ImportTime" Val="1596915065"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_csr_file.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_csr_file.v"/><Attr Name="ImportTime" Val="1596914932"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_branch_unit.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_branch_unit.v"/><Attr Name="ImportTime" Val="1596914033"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_alu.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_alu.v"/><Attr Name="ImportTime" Val="1596913924"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><File Path="$PSRCDIR/sim_1/imports/steel-core/rtl/bench/tb_imm_generator.v"><FileInfo><Attr Name="AutoDisabled" Val="1"/><Attr Name="ImportPath" Val="$PPRDIR/../rtl/bench/tb_imm_generator.v"/><Attr Name="ImportTime" Val="1596913804"/><Attr Name="UsedIn" Val="synthesis"/><Attr Name="UsedIn" Val="implementation"/><Attr Name="UsedIn" Val="simulation"/></FileInfo></File><Config><Option Name="DesignMode" Val="RTL"/><Option Name="TopModule" Val="tb_compliance"/><Option Name="TopLib" Val="xil_defaultlib"/><Option Name="TransportPathDelay" Val="0"/><Option Name="TransportIntDelay" Val="0"/><Option Name="SelectedSimModel" Val="rtl"/><Option Name="SrcSet" Val="sources_1"/></Config></FileSet><FileSet Name="utils_1" Type="Utils" RelSrcDir="$PSRCDIR/utils_1"><Filter Type="Utils"/><Config><Option Name="TopAutoSet" Val="TRUE"/></Config></FileSet></FileSets><Simulators><Simulator Name="XSim"><Option Name="Description" Val="Vivado Simulator"/><Option Name="CompiledLib" Val="0"/></Simulator><Simulator Name="ModelSim"><Option Name="Description" Val="ModelSim Simulator"/></Simulator><Simulator Name="Questa"><Option Name="Description" Val="Questa Advanced Simulator"/></Simulator><Simulator Name="IES"><Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/></Simulator><Simulator Name="Xcelium"><Option Name="Description" Val="Xcelium Parallel Simulator"/></Simulator><Simulator Name="VCS"><Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/></Simulator><Simulator Name="Riviera"><Option Name="Description" Val="Riviera-PRO Simulator"/></Simulator></Simulators><Runs Version="1" Minor="11"><Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" IncludeInArchive="true"><Strategy Version="1" Minor="2"><StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/><Step Id="synth_design"/></Strategy><ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2019"/><Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/><RQSFiles/></Run><Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true"><Strategy Version="1" Minor="2"><StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/><Step Id="init_design"/><Step Id="opt_design"/><Step Id="power_opt_design"/><Step Id="place_design"/><Step Id="post_place_power_opt_design"/><Step Id="phys_opt_design"/><Step Id="route_design"/><Step Id="post_route_phys_opt_design"/><Step Id="write_bitstream"/></Strategy><ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2019"/><Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/><RQSFiles/></Run></Runs><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="Constraints 18-5210"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="1"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [Constraints 18-5210] No constraints selected for write.Resolution: This message can indicate that there are no constraints for the design, or it can indicate that the used_in flags are set such that the constraints are ignored. This later case is used when running synth_design to not write synthesis constraints to the resulting checkpoint. Instead, project constraints are read when the synthesized design is opened."/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="filemgmt 56-3"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="2"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [filemgmt 56-3] Board Part Repository Path: Could not find the directory '/root/.Xilinx/Vivado/2019.1/xhub/board_store'."/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="Board 49-44"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="3"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [Board 49-44] Exception: boost::filesystem::status: Permission denied: "/root/.Xilinx/Vivado/2019.1/xhub/board_store""/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="IP_Flow 19-4067"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="4"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [IP_Flow 19-4067] Ignoring invalid widget type specified checkbox.Providing a default widget"/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="filemgmt 56-12"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="5"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [filemgmt 56-12] File '/home/rafa/ufrgs/steel-core/soc/bench/tb_gpio.v' cannot be added to the project because it already exists in the project, skipping this file"/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="USF-XSim-62"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="6"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or '/home/rafa/ufrgs/steel-core/vivado/steel-core.sim/sim_1/behav/xsim/elaborate.log' file for more information."/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="Vivado 12-4473"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="7"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="ERROR: [Vivado 12-4473] Detected error while running simulation. Please correct the issue and retry this operation."/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="filemgmt 56-3"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="8"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [filemgmt 56-3] IPUserFilesDir: Could not find the directory '/home/rafa/ufrgs/steel-core/vivado/steel-core.ip_user_files'."/></MsgRule><MsgRule><MsgAttr Name="RuleType" Val="0"/><MsgAttr Name="Limit" Val="-1"/><MsgAttr Name="NewSeverity" Val="ANY"/><MsgAttr Name="Id" Val="Synth 8-6841"/><MsgAttr Name="Severity" Val="ANY"/><MsgAttr Name="ShowRule" Val="1"/><MsgAttr Name="RuleSource" Val="8"/><MsgAttr Name="StringIsRegExp" Val="0"/><MsgAttr Name="RuleId" Val="9"/><MsgAttr Name="Note" Val=""/><MsgAttr Name="Author" Val=""/><MsgAttr Name="CreatedTimestamp" Val=""/><MsgAttr Name="StringsToMatch" Val="WARNING: [Synth 8-6841] Block RAM (mem/ram_reg) originally specified as a Byte Wide Write Enable RAM cannot take advantage of ByteWide feature and is implemented with single write enable per RAM due to following reason.(address width (13) is more than optimal threshold of 12. Implementing using BWWE will require more logic and timing would be suboptimal. Please use attribute ram_decomp = power if BWWE is desired.)"/></MsgRule><Board/><DashboardSummary Version="1" Minor="0"><Dashboards><Dashboard Name="default_dashboard"><Gadgets><Gadget Name="drc_1" Type="drc" Version="1" Row="2" Column="0"><GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_drc_0 "/></Gadget><Gadget Name="methodology_1" Type="methodology" Version="1" Row="2" Column="1"><GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_methodology_0 "/></Gadget><Gadget Name="power_1" Type="power" Version="1" Row="1" Column="0"><GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_power_0 "/></Gadget><Gadget Name="timing_1" Type="timing" Version="1" Row="0" Column="1"><GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_timing_summary_0 "/></Gadget><Gadget Name="utilization_1" Type="utilization" Version="1" Row="0" Column="0"><GadgetParam Name="REPORTS" Type="string_list" Value="synth_1#synth_1_synth_report_utilization_0 "/><GadgetParam Name="RUN.STEP" Type="string" Value="synth_design"/><GadgetParam Name="RUN.TYPE" Type="string" Value="synthesis"/></Gadget><Gadget Name="utilization_2" Type="utilization" Version="1" Row="1" Column="1"><GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_place_report_utilization_0 "/></Gadget></Gadgets></Dashboard><CurrentDashboard>default_dashboard</CurrentDashboard></Dashboards></DashboardSummary></Project>