URL
https://opencores.org/ocsvn/yacc/yacc/trunk
Subversion Repositories yacc
[/] [yacc/] [trunk/] [syn/] [altra_stratix2/] [yacc.pin] - Rev 2
Go to most recent revision | Compare with Previous | Blame | View Log
-- Copyright (C) 1991-2005 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- Bank 5: 3.3V
-- Bank 6: 3.3V
-- Bank 7: 3.3V
-- Bank 8: 3.3V
-- Bank 9: 3.3V
-- Bank 10: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
---------------------------------------------------------------------------------
Quartus II Version 4.2 Build 178 01/19/2005 Service Pack 1 SJ Web Edition
CHIP "yacc" ASSIGNED TO AN: EP2S15F484C3
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND : A1 : gnd : : : :
TEMPDIODEp : A2 : : : : :
VCCIO4 : A3 : power : : 3.3V : 4 :
MSEL3 : A4 : : : : 4 :
GND* : A5 : : : : 4 :
GND* : A6 : : : : 4 :
GND* : A7 : : : : 4 :
GND* : A8 : : : : 4 :
GND : A9 : gnd : : : :
GND* : A10 : : : : 9 :
VCCIO4 : A11 : power : : 3.3V : 4 :
VCCIO3 : A12 : power : : 3.3V : 3 :
GND* : A13 : : : : 3 :
GND : A14 : gnd : : : :
MemoryWData[27] : A15 : output : LVTTL : : 3 : N
GND* : A16 : : : : 3 :
GND* : A17 : : : : 3 :
MemoryWData[18] : A18 : output : LVTTL : : 3 : N
GND* : A19 : : : : 3 :
VCCIO3 : A20 : power : : 3.3V : 3 :
nCE : A21 : : : : 3 :
GND : A22 : gnd : : : :
VCCIO6 : AA1 : power : : 3.3V : 6 :
GND : AA2 : gnd : : : :
nCEO : AA3 : : : : 7 :
GND* : AA4 : : : : 7 :
GND* : AA5 : : : : 7 :
GND* : AA6 : : : : 7 :
GND* : AA7 : : : : 7 :
GND* : AA8 : : : : 7 :
GND* : AA9 : : : : 10 :
GND* : AA10 : : : : 10 :
data_port_address[14] : AA11 : output : LVTTL : : 7 : N
MWriteFF : AA12 : output : LVTTL : : 8 : N
data_port_address[15] : AA13 : output : LVTTL : : 8 : N
VREFB8 : AA14 : power : : : 8 :
data_port_address[9] : AA15 : output : LVTTL : : 8 : N
MemoryWData[29] : AA16 : output : LVTTL : : 8 : N
GND* : AA17 : : : : 8 :
MemoryWData[5] : AA18 : output : LVTTL : : 8 : N
TCK : AA19 : input : : : 8 :
TMS : AA20 : input : : : 8 :
GND : AA21 : gnd : : : :
VCCIO1 : AA22 : power : : 3.3V : 1 :
GND : AB1 : gnd : : : :
nIO_PULLUP : AB2 : : : : 7 :
VCCIO7 : AB3 : power : : 3.3V : 7 :
GND : AB4 : : : : :
GND* : AB5 : : : : 7 :
GND* : AB6 : : : : 7 :
GND* : AB7 : : : : 7 :
GND* : AB8 : : : : 7 :
GND : AB9 : gnd : : : :
GND* : AB10 : : : : 10 :
VCCIO7 : AB11 : power : : 3.3V : 7 :
VCCIO8 : AB12 : power : : 3.3V : 8 :
data_port_address[7] : AB13 : output : LVTTL : : 8 : N
GND : AB14 : gnd : : : :
MemoryWData[26] : AB15 : output : LVTTL : : 8 : N
MemoryWData[30] : AB16 : output : LVTTL : : 8 : N
MemoryWData[19] : AB17 : output : LVTTL : : 8 : N
MemoryWData[24] : AB18 : output : LVTTL : : 8 : N
TRST : AB19 : input : : : 8 :
VCCIO8 : AB20 : power : : 3.3V : 8 :
TDI : AB21 : input : : : 8 :
GND : AB22 : gnd : : : :
VCCIO5 : B1 : power : : 3.3V : 5 :
GND : B2 : gnd : : : :
TDO : B3 : output : : : 4 :
MSEL2 : B4 : : : : 4 :
GND* : B5 : : : : 4 :
GND* : B6 : : : : 4 :
GND* : B7 : : : : 4 :
GND* : B8 : : : : 4 :
GND* : B9 : : : : 9 :
GND* : B10 : : : : 9 :
GND* : B11 : : : : 4 :
GND* : B12 : : : : 4 :
GND* : B13 : : : : 3 :
VREFB3 : B14 : power : : : 3 :
MemoryWData[14] : B15 : output : LVTTL : : 3 : N
GND* : B16 : : : : 3 :
MemoryWData[22] : B17 : output : LVTTL : : 3 : N
MemoryWData[8] : B18 : output : LVTTL : : 3 : N
GND* : B19 : : : : 3 :
nSTATUS : B20 : : : : 3 :
GND : B21 : gnd : : : :
VCCIO2 : B22 : power : : 3.3V : 2 :
GND* : C1 : : : : 5 :
GND* : C2 : : : : 5 :
TEMPDIODEn : C3 : : : : :
GND* : C4 : : : : 4 :
GND* : C5 : : : : 4 :
GND* : C6 : : : : 4 :
GND* : C7 : : : : 4 :
GND* : C8 : : : : 4 :
GND* : C9 : : : : 9 :
GND* : C10 : : : : 9 :
GND* : C11 : : : : 4 :
GND* : C12 : : : : 4 :
GND* : C13 : : : : 3 :
GND* : C14 : : : : 3 :
MemoryWData[12] : C15 : output : LVTTL : : 3 : N
MemoryWData[25] : C16 : output : LVTTL : : 3 : N
GND* : C17 : : : : 3 :
MemoryWData[9] : C18 : output : LVTTL : : 3 : N
GND* : C19 : : : : 3 :
CONF_DONE : C20 : : : : 3 :
GND* : C21 : : : : 2 :
GND* : C22 : : : : 2 :
GND* : D1 : : : : 5 :
GND* : D2 : : : : 5 :
GND* : D3 : : : : 4 :
MSEL1 : D4 : : : : 4 :
GND* : D5 : : : : 4 :
GND* : D6 : : : : 4 :
VREFB4 : D7 : power : : : 4 :
GND* : D8 : : : : 4 :
VREFB4 : D9 : power : : : 4 :
GND* : D10 : : : : 9 :
MemoryWData[11] : D11 : output : LVTTL : : 3 : N
GND* : D12 : : : : 3 :
GND* : D13 : : : : 3 :
GND* : D14 : : : : 3 :
GND* : D15 : : : : 3 :
VREFB3 : D16 : power : : : 3 :
GND* : D17 : : : : 3 :
GND* : D18 : : : : 3 :
DCLK : D19 : : : : 3 :
GND* : D20 : : : : 3 :
GND* : D21 : : : : 2 :
GND* : D22 : : : : 2 :
GND* : E1 : : : : 5 :
GND* : E2 : : : : 5 :
GND* : E3 : : : : 5 :
GND* : E4 : : : : 5 :
MSEL0 : E5 : : : : 4 :
GND* : E6 : : : : 4 :
GND* : E7 : : : : 4 :
GND* : E8 : : : : 4 :
GND* : E9 : : : : 4 :
GND* : E10 : : : : 4 :
GND* : E11 : : : : 3 :
MemoryWData[13] : E12 : output : LVTTL : : 3 : N
~DATA0~ / RESERVED_INPUT : E13 : input : LVTTL : : 3 : N
GND* : E14 : : : : 3 :
GND* : E15 : : : : 3 :
GND* : E16 : : : : 3 :
GND* : E17 : : : : 3 :
GND* : E18 : : : : 3 :
GND* : E19 : : : : 2 :
GND* : E20 : : : : 2 :
GND* : E21 : : : : 2 :
GND* : E22 : : : : 2 :
GND* : F1 : : : : 5 :
GND* : F2 : : : : 5 :
VREFB5 : F3 : power : : : 5 :
GND* : F4 : : : : 5 :
GND* : F5 : : : : 5 :
GND* : F6 : : : : 4 :
GND* : F7 : : : : 4 :
GND* : F8 : : : : 4 :
GND* : F9 : : : : 4 :
GNDA_PLL5 : F10 : gnd : : : :
GNDA_PLL5 : F11 : gnd : : : :
VCCA_PLL5 : F12 : power : : 1.2V : :
MemoryWData[16] : F13 : output : LVTTL : : 3 : N
GND* : F14 : : : : 3 :
GND* : F15 : : : : 3 :
GND* : F16 : : : : 3 :
GND* : F17 : : : : 3 :
VREFB2 : F18 : power : : : 2 :
GND* : F19 : : : : 2 :
GND* : F20 : : : : 2 :
GND* : F21 : : : : 2 :
GND* : F22 : : : : 2 :
GND* : G1 : : : : 5 :
GND* : G2 : : : : 5 :
GND* : G3 : : : : 5 :
GND* : G4 : : : : 5 :
GND* : G5 : : : : 5 :
GND* : G6 : : : : 5 :
GND* : G7 : : : : 4 :
GND* : G8 : : : : 4 :
GND* : G9 : : : : 4 :
VCC_PLL5_OUT : G10 : power : : 3.3V : 9 :
VCCD_PLL5 : G11 : power : : 1.2V : :
GND* : G12 : : : : 3 :
MemoryWData[15] : G13 : output : LVTTL : : 3 : N
MemoryWData[10] : G14 : output : LVTTL : : 3 : N
GND* : G15 : : : : 3 :
GND* : G16 : : : : 3 :
GND* : G17 : : : : 2 :
GND* : G18 : : : : 2 :
GND* : G19 : : : : 2 :
GND* : G20 : : : : 2 :
GND* : G21 : : : : 2 :
GND* : G22 : : : : 2 :
GND* : H1 : : : : 5 :
GND* : H2 : : : : 5 :
GND* : H3 : : : : 5 :
GND* : H4 : : : : 5 :
GND* : H5 : : : : 5 :
GND* : H6 : : : : 5 :
GND* : H7 : : : : 4 :
VCCINT : H8 : power : : 1.2V : :
GND* : H9 : : : : 4 :
VCCPD4 : H10 : power : : 3.3V : 4 :
GND* : H11 : : : : 3 :
GND* : H12 : : : : 3 :
VCCPD3 : H13 : power : : 3.3V : 3 :
GND* : H14 : : : : 3 :
GND : H15 : gnd : : : :
GND* : H16 : : : : 3 :
GND* : H17 : : : : 2 :
GND* : H18 : : : : 2 :
GND* : H19 : : : : 2 :
GND* : H20 : : : : 2 :
GND* : H21 : : : : 2 :
GND* : H22 : : : : 2 :
GND : J1 : gnd : : : :
GND* : J2 : : : : 5 :
GND* : J3 : : : : 5 :
VREFB5 : J4 : power : : : 5 :
GND* : J5 : : : : 5 :
GND* : J6 : : : : 5 :
GND* : J7 : : : : 5 :
GND* : J8 : : : : 5 :
VCCINT : J9 : power : : 1.2V : :
GND : J10 : gnd : : : :
VCCINT : J11 : power : : 1.2V : :
GND : J12 : gnd : : : :
VCCINT : J13 : power : : 1.2V : :
GND : J14 : gnd : : : :
GND* : J15 : : : : 3 :
GND* : J16 : : : : 2 :
GND* : J17 : : : : 2 :
GND* : J18 : : : : 2 :
GND* : J19 : : : : 2 :
GND* : J20 : : : : 2 :
RXD : J21 : input : LVTTL : : 2 : N
GND : J22 : gnd : : : :
GND* : K1 : : : : 5 :
GND* : K2 : : : : 5 :
GND* : K3 : : : : 5 :
GND* : K4 : : : : 5 :
GND* : K5 : : : : 5 :
GND* : K6 : : : : 5 :
GND* : K7 : : : : 5 :
GND* : K8 : : : : 5 :
GND : K9 : gnd : : : :
VCCINT : K10 : power : : 1.2V : :
GND : K11 : gnd : : : :
VCCINT : K12 : power : : 1.2V : :
GND : K13 : gnd : : : :
VCCPD2 : K14 : power : : 3.3V : 2 :
GND* : K15 : : : : 2 :
GND* : K16 : : : : 2 :
Async_Reset : K17 : input : LVTTL : : 2 : N
GND* : K18 : : : : 2 :
GND* : K19 : : : : 2 :
data_port_address[2] : K20 : output : LVTTL : : 2 : N
GND* : K21 : : : : 2 :
MemoryWData[23] : K22 : output : LVTTL : : 2 : N
VCCIO5 : L1 : power : : 3.3V : 5 :
GND* : L2 : : : : 5 :
GND* : L3 : : : : 5 :
GNDA_PLL4 : L4 : gnd : : : :
GNDA_PLL4 : L5 : gnd : : : :
VCCD_PLL4 : L6 : power : : 1.2V : :
GND* : L7 : : : : 5 :
GND* : L8 : : : : 5 :
VCCPD5 : L9 : power : : 3.3V : 5 :
GND : L10 : gnd : : : :
VCCINT : L11 : power : : 1.2V : :
GND : L12 : gnd : : : :
VCCINT : L13 : power : : 1.2V : :
GND : L14 : gnd : : : :
data_port_address[1] : L15 : output : LVTTL : : 2 : N
data_port_address[0] : L16 : output : LVTTL : : 2 : N
GNDA_PLL1 : L17 : gnd : : : :
GNDA_PLL1 : L18 : gnd : : : :
VREFB2 : L19 : power : : : 2 :
GND* : L20 : : : : 2 :
TXD : L21 : output : LVTTL : : 2 : N
VCCIO2 : L22 : power : : 3.3V : 2 :
VCCIO6 : M1 : power : : 3.3V : 6 :
GND+ : M2 : : : : 5 :
GND+ : M3 : : : : 5 :
VCCA_PLL3 : M4 : power : : 1.2V : :
VCCD_PLL3 : M5 : power : : 1.2V : :
VCCA_PLL4 : M6 : power : : 1.2V : :
GND : M7 : gnd : : : :
VCCINT : M8 : power : : 1.2V : :
GND : M9 : gnd : : : :
VCCINT : M10 : power : : 1.2V : :
GND : M11 : gnd : : : :
VCCINT : M12 : power : : 1.2V : :
GND : M13 : gnd : : : :
VCCINT : M14 : power : : 1.2V : :
GND : M15 : gnd : : : :
VCCD_PLL1 : M16 : power : : 1.2V : :
VCCA_PLL1 : M17 : power : : 1.2V : :
VCCD_PLL2 : M18 : power : : 1.2V : :
VCCA_PLL2 : M19 : power : : 1.2V : :
GND+ : M20 : : : : 2 :
GND+ : M21 : : : : 2 :
VCCIO1 : M22 : power : : 3.3V : 1 :
GND* : N1 : : : : 6 :
GND* : N2 : : : : 6 :
GND+ : N3 : : : : 6 :
GND+ : N4 : : : : 6 :
GNDA_PLL3 : N5 : gnd : : : :
GNDA_PLL3 : N6 : gnd : : : :
GND* : N7 : : : : 6 :
GND* : N8 : : : : 6 :
VCCPD6 : N9 : power : : 3.3V : 6 :
GND : N10 : gnd : : : :
VCCINT : N11 : power : : 1.2V : :
GND : N12 : gnd : : : :
VCCINT : N13 : power : : 1.2V : :
GND : N14 : gnd : : : :
MemoryWData[4] : N15 : output : LVTTL : : 1 : N
MemoryWData[6] : N16 : output : LVTTL : : 1 : N
GNDA_PLL2 : N17 : gnd : : : :
GNDA_PLL2 : N18 : gnd : : : :
GND+ : N19 : : : : 1 :
clock : N20 : input : LVTTL : : 1 : N
GND* : N21 : : : : 1 :
MemoryWData[2] : N22 : output : LVTTL : : 1 : N
GND : P1 : gnd : : : :
GND* : P2 : : : : 6 :
GND* : P3 : : : : 6 :
VREFB6 : P4 : power : : : 6 :
GND* : P5 : : : : 6 :
GND* : P6 : : : : 6 :
GND* : P7 : : : : 6 :
GND* : P8 : : : : 6 :
VCCINT : P9 : power : : 1.2V : :
VCCPD7 : P10 : power : : 3.3V : 7 :
GND : P11 : gnd : : : :
VCCINT : P12 : power : : 1.2V : :
GND : P13 : gnd : : : :
VCCINT : P14 : power : : 1.2V : :
VCCPD1 : P15 : power : : 3.3V : 1 :
GND* : P16 : : : : 1 :
GND* : P17 : : : : 1 :
GND* : P18 : : : : 1 :
MemoryWData[7] : P19 : output : LVTTL : : 1 : N
GND* : P20 : : : : 1 :
MemoryWData[3] : P21 : output : LVTTL : : 1 : N
GND : P22 : gnd : : : :
GND* : R1 : : : : 6 :
GND* : R2 : : : : 6 :
GND* : R3 : : : : 6 :
GND* : R4 : : : : 6 :
GND* : R5 : : : : 6 :
GND* : R6 : : : : 6 :
GND* : R7 : : : : 6 :
GND* : R8 : : : : 6 :
GND* : R9 : : : : 7 :
GND : R10 : gnd : : : :
VCC_PLL6_OUT : R11 : power : : 3.3V : 10 :
VCCA_PLL6 : R12 : power : : 1.2V : :
VCCPD8 : R13 : power : : 3.3V : 8 :
GND* : R14 : : : : 8 :
GND* : R15 : : : : 8 :
GND* : R16 : : : : 1 :
GND* : R17 : : : : 1 :
MemoryWData[1] : R18 : output : LVTTL : : 1 : N
GND* : R19 : : : : 1 :
VREFB1 : R20 : power : : : 1 :
MemoryWData[0] : R21 : output : LVTTL : : 1 : N
GND* : R22 : : : : 1 :
GND* : T1 : : : : 6 :
GND* : T2 : : : : 6 :
GND* : T3 : : : : 6 :
GND* : T4 : : : : 6 :
GND* : T5 : : : : 6 :
GND* : T6 : : : : 6 :
GND* : T7 : : : : 7 :
GND* : T8 : : : : 7 :
GND* : T9 : : : : 7 :
GND* : T10 : : : : 7 :
GNDA_PLL6 : T11 : gnd : : : :
GNDA_PLL6 : T12 : gnd : : : :
data_port_address[11] : T13 : output : LVTTL : : 8 : N
GND* : T14 : : : : 8 :
GND* : T15 : : : : 8 :
GND* : T16 : : : : 8 :
GND* : T17 : : : : 1 :
GND* : T18 : : : : 1 :
GND* : T19 : : : : 1 :
GND* : T20 : : : : 1 :
GND* : T21 : : : : 1 :
GND* : T22 : : : : 1 :
GND* : U1 : : : : 6 :
GND* : U2 : : : : 6 :
VREFB6 : U3 : power : : : 6 :
GND* : U4 : : : : 6 :
GND* : U5 : : : : 6 :
GND* : U6 : : : : 7 :
GND* : U7 : : : : 7 :
GND* : U8 : : : : 7 :
GND* : U9 : : : : 7 :
GND* : U10 : : : : 7 :
VCCD_PLL6 : U11 : power : : 1.2V : :
data_port_address[5] : U12 : output : LVTTL : : 8 : N
MemoryWData[20] : U13 : output : LVTTL : : 8 : N
GND* : U14 : : : : 8 :
GND* : U15 : : : : 8 :
GND* : U16 : : : : 8 :
GND* : U17 : : : : 1 :
GND* : U18 : : : : 1 :
GND* : U19 : : : : 1 :
GND* : U20 : : : : 1 :
GND* : U21 : : : : 1 :
GND* : U22 : : : : 1 :
GND* : V1 : : : : 6 :
GND* : V2 : : : : 6 :
GND* : V3 : : : : 6 :
GND* : V4 : : : : 6 :
PORSEL : V5 : : : : 7 :
GND* : V6 : : : : 7 :
GND* : V7 : : : : 7 :
GND* : V8 : : : : 7 :
MemoryWData[31] : V9 : output : LVTTL : : 10 : N
GND* : V10 : : : : 7 :
data_port_address[12] : V11 : output : LVTTL : : 8 : N
data_port_address[13] : V12 : output : LVTTL : : 8 : N
GND* : V13 : : : : 8 :
GND* : V14 : : : : 8 :
GND* : V15 : : : : 8 :
GND* : V16 : : : : 8 :
VCCSEL : V17 : : : : 8 :
GND* : V18 : : : : 1 :
GND* : V19 : : : : 1 :
VREFB1 : V20 : power : : : 1 :
GND* : V21 : : : : 1 :
GND* : V22 : : : : 1 :
GND* : W1 : : : : 6 :
GND* : W2 : : : : 6 :
GND* : W3 : : : : 6 :
GND* : W4 : : : : 6 :
GND* : W5 : : : : 7 :
VREFB7 : W6 : power : : : 7 :
GND* : W7 : : : : 7 :
VREFB7 : W8 : power : : : 7 :
GND* : W9 : : : : 10 :
GND* : W10 : : : : 7 :
data_port_address[6] : W11 : output : LVTTL : : 8 : N
data_port_address[3] : W12 : output : LVTTL : : 8 : N
data_port_address[4] : W13 : output : LVTTL : : 8 : N
GND* : W14 : : : : 8 :
GND* : W15 : : : : 8 :
GND* : W16 : : : : 8 :
GND* : W17 : : : : 8 :
nCONFIG : W18 : : : : 8 :
GND* : W19 : : : : 1 :
GND* : W20 : : : : 1 :
GND* : W21 : : : : 1 :
GND* : W22 : : : : 1 :
GND* : Y1 : : : : 6 :
GND* : Y2 : : : : 6 :
GND* : Y3 : : : : 7 :
PLL_ENA : Y4 : : : : 7 :
GND* : Y5 : : : : 7 :
GND* : Y6 : : : : 7 :
GND* : Y7 : : : : 7 :
GND* : Y8 : : : : 7 :
GND* : Y9 : : : : 10 :
GND* : Y10 : : : : 7 :
GND* : Y11 : : : : 7 :
data_port_address[8] : Y12 : output : LVTTL : : 8 : N
data_port_address[10] : Y13 : output : LVTTL : : 8 : N
GND* : Y14 : : : : 8 :
MemoryWData[28] : Y15 : output : LVTTL : : 8 : N
MemoryWData[17] : Y16 : output : LVTTL : : 8 : N
GND* : Y17 : : : : 8 :
MemoryWData[21] : Y18 : output : LVTTL : : 8 : N
VREFB8 : Y19 : power : : : 8 :
GND* : Y20 : : : : 8 :
GND* : Y21 : : : : 1 :
GND* : Y22 : : : : 1 :
Go to most recent revision | Compare with Previous | Blame | View Log