OpenCores
URL https://opencores.org/ocsvn/wishbone_spi_flash_interface/wishbone_spi_flash_interface/trunk

Subversion Repositories wishbone_spi_flash_interface

[/] [wishbone_spi_flash_interface/] [trunk/] [spi_flash_sim.txt] - Rev 2

Compare with Previous | Blame | View Log

0D ; Carriage return for autobaud
0A ;
77 ; Write MAC address
20 ;
46 ;
36 ;
20 ;
30 ;
30 ;
20 ;
30 ;
44 ;
20 ;
39 ;
39 ;
20 ;
30 ;
31 ;
20 ;
30 ;
30 ;
20 ;
30 ;
34 ;
0D ;
0A ;
77 ; Wrote IP Address
20 ;
46 ;
43 ;
20 ;
41 ;
43 ;
20 ;
31 ;
37 ;
20 ;
35 ;
30 ;
20 ;
31 ;
41 ;
0D ;
0A ;
23 ; Comment
20 ;
53 ;
65 ;
6C ;
66 ;
20 ;
4D ;
41 ;
43 ;
20 ;
26 ;
20 ;
49 ;
50 ;
20 ;
41 ;
64 ;
64 ;
72 ;
65 ;
73 ;
73 ;
65 ;
73 ;
20 ;
69 ;
6E ;
69 ;
74 ;
69 ;
61 ;
6C ;
69 ;
7A ;
65 ;
64 ;
2E ;
0D ;
0A ;
00 ;
00 ;
00 ;
00 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;
0E ;
0F ;
00 ;
01 ;
02 ;
03 ;
04 ;
05 ;
06 ;
07 ;
08 ;
09 ;
0A ;
0B ;
0C ;
0D ;

Compare with Previous | Blame | View Log

powered by: WebSVN 2.1.0

© copyright 1999-2024 OpenCores.org, equivalent to Oliscience, all rights reserved. OpenCores®, registered trademark.