Plataforma de Hardware Reconfigurable

Description

La Plataforma de Hardware Reconfigurable persigue el fin de facilitar la enseñanza de sistemas digitales y fabricación de prototipos basados en FPGA. Utiliza el chip XC3S200A de Xilinx y posee los periféricos clásicos utilizados en los primeros cursos de electrónica, pero además deja disponibles para el usuario, conectores con acceso directo a los pines de la FPGA.

Características

• FPGA: Xilinx Spartan-3A XC3S200A (encapsulado VQG100).
• Memoria PROM: Xilinx XCF02S.
• Voltaje de entrada: 5V.
• Relojes: cuatro relojes en total:
• Clock 0: 50 MHz.
• Clock 1: Seleccionable entre 16 MHz, 1 MHz, 500 kHz y 250 kHz.
• Clock 2: Seleccionable entre 125 kHz, 62.5 kHz, 31.25 kHz, 15.625 kHz.
• Clock 3: Seleccionable entre 3.9062 kHz, 1.9531 kHz, 976,56251 Hz.
• Conectores con Entradas/Salidas de propósito general: 28 pines en total.
• Periféricos: 8 LEDs, 8 llaves (DIP switch), 4 pulsadores, Display de 7 segmentos cuádruple, Puerto serie.

Placas

El proyecto comprende tres placas:

Diagrama de bloques del hardware

PHR GUI

Para transferir el diseño del usuario a la FPGA, PHR se sirve de las funciones de xc3sprog. No obstante su funcionalidad, xc3sprog puede resultar no intuitivo para el usuario principiante, por lo que se ofrece una interfaz gráfica para invocar a xc3sprog de una manera muy simple.

El software PHR GUI se puede descargar de la sección de Descargas. Asimismo se puede obtener la Guía de instalacion y uso de la interfaz.

Esquemáticos

• Placa PHR
• PHRboard.pdf
• PHRboard-Power.pdf
• PHRboard-IOports.pdf
• Placa OOCDLink
• OOCD_placa.pdf
• Placa S3Power
• S3Proto_Power.pdf